| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 背景 | 第10-11页 |
| 1.2 文本过滤技术的发展和现状 | 第11-12页 |
| 1.3 现在常用的文本过滤技术 | 第12-13页 |
| 1.4 文章组织结构 | 第13页 |
| 1.5 本章小结 | 第13-15页 |
| 第二章 基于规则演算的不良信息文本过滤系统介绍 | 第15-18页 |
| 2.1 基于规则演算的不良信息文本过滤介绍 | 第15-16页 |
| 2.2 基于规则的不良文本信息过滤模型 | 第16-17页 |
| 2.3 过滤规则 | 第17页 |
| 2.4 本章小结 | 第17-18页 |
| 第三章 网上不良文本过滤系统模型简介 | 第18-23页 |
| 3.1 不良文本过滤系统模型简介 | 第18-19页 |
| 3.2 网络报文过滤流程图 | 第19-21页 |
| 3.3 各模块的功能分析 | 第21-22页 |
| 3.4 本章小结 | 第22-23页 |
| 第四章 实现不良信息文本过滤核心芯片介绍 | 第23-52页 |
| 4.1 DSP 概述 | 第23-26页 |
| 4.1.1 DSP 简介 | 第23-25页 |
| 4.1.2 BF535 简介 | 第25页 |
| 4.1.3 BF535 特点 | 第25-26页 |
| 4.2 FPGA 概述 | 第26-51页 |
| 4.2.1 FPGA 简介 | 第26-27页 |
| 4.2.2 lattice EC/ECP 10e FPGA 简介 | 第27-28页 |
| 4.2.3 lattice EC/ECP 10E FPGA 特点 | 第28页 |
| 4.2.4 器件结构 | 第28-31页 |
| 4.2.5 FPGA 的 Slice | 第31-33页 |
| 4.2.6 FPGA 的 ROM 模式 | 第33页 |
| 4.2.7 时钟分布网络 | 第33-36页 |
| 4.2.8 Pattice EC/ECP IP CORE 介绍 | 第36-37页 |
| 4.2.9 FPGA 的sysDSP 块 | 第37-51页 |
| 4.3 本章小结 | 第51-52页 |
| 第五章 FPGA 实现文本信息过滤功能设计 | 第52-63页 |
| 5.1 FPGA 的 RAM 技术 | 第53-54页 |
| 5.2 用 FPGA 实现 TCAM | 第54-60页 |
| 5.3 制定CAM 表项规则 | 第60-61页 |
| 5.4 动态管理 FPGA | 第61-62页 |
| 5.5 本章小结 | 第62-63页 |
| 第六章 FPGA实现文本过滤功能性能分析 | 第63-67页 |
| 第七章 总结与展望 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士学位期间已发表或录用的论文 | 第73页 |
