| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题意义及来源 | 第9-10页 |
| ·相关技术的发展和研究现状 | 第10-11页 |
| ·课题的主要工作 | 第11-12页 |
| ·论文结构及内容安排 | 第12-14页 |
| 第二章 基于SRAM的FPGA架构及单粒子翻转效应 | 第14-18页 |
| ·FPGA架构 | 第14-15页 |
| ·SRAM型FPGA | 第14-15页 |
| ·Virtex FPGAs | 第15页 |
| ·单粒子翻转效应 | 第15-18页 |
| ·集成电路里的辐射效应 | 第15-16页 |
| ·单粒子翻转下的SRAM型FPGA | 第16-18页 |
| 第三章 基于模块的SEU故障检测和容错技术 | 第18-26页 |
| ·故障检测技术 | 第18-22页 |
| ·故障检测和纠正编码 | 第18页 |
| ·冗余技术 | 第18-22页 |
| ·容错技术 | 第22-26页 |
| ·静态重配置 | 第23页 |
| ·动态部分重配置—DPR | 第23-24页 |
| ·重配置策略 | 第24-26页 |
| 第四章 基于动态重构FPGA时序电路的在线检测设计和容错设计 | 第26-61页 |
| ·总体方案设计 | 第26-27页 |
| ·方案原理 | 第26页 |
| ·方案架构 | 第26-27页 |
| ·方案和实现平台 | 第27-31页 |
| ·载体芯片 | 第27页 |
| ·开发工具 | 第27-29页 |
| ·SOPC配置环境 | 第29-31页 |
| ·冗余时序电路 | 第31-36页 |
| ·电路冗余结构 | 第31-33页 |
| ·部分动态重构区域和静态区域 | 第33页 |
| ·总线宏 | 第33-35页 |
| ·行为级描述方法 | 第35-36页 |
| ·嵌入式模块 | 第36-55页 |
| ·总体结构 | 第36页 |
| ·硬件平台 | 第36-45页 |
| ·软件设计 | 第45-55页 |
| ·设计流程 | 第55-61页 |
| ·术语和项目路径结构 | 第55-56页 |
| ·HDL设计描述和综合 | 第56-58页 |
| ·初始用户约束文件的准备 | 第58页 |
| ·初始预算阶段 | 第58页 |
| ·实现 | 第58-61页 |
| 第五章 功能验证及测试 | 第61-74页 |
| ·被测时序电路 | 第61-62页 |
| ·验证平台 | 第62-64页 |
| ·功能仿真 | 第64-67页 |
| ·状态机功能仿真 | 第64-65页 |
| ·用户IP功能仿真 | 第65-67页 |
| ·实时测试 | 第67-74页 |
| ·Chipscope pro | 第67-68页 |
| ·系统正常实测 | 第68-70页 |
| ·系统故障实测 | 第70-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻硕期间取得的研究成果 | 第79页 |