圆阵雷达的信号处理设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 研究背景和意义 | 第7-8页 |
| 1.2 国内外研究现状及发展动态 | 第8-10页 |
| 1.3 本文主要工作和章节安排 | 第10-11页 |
| 2 圆阵雷达信号处理方案设计与仿真 | 第11-33页 |
| 2.1 引言 | 第11页 |
| 2.2 系统信号处理方案设计 | 第11-17页 |
| 2.2.1 圆阵雷达总体结构 | 第11-13页 |
| 2.2.2 系统多模式工作任务及需求 | 第13-14页 |
| 2.2.3 线性调频宽、窄脉冲复合信号的处理 | 第14-15页 |
| 2.2.4 系统各模式兼容处理流程设计 | 第15-17页 |
| 2.3 线性调频宽、窄脉冲复合信号脉冲压缩 | 第17-27页 |
| 2.3.1 线性调频宽、窄脉冲复合信号时频特性 | 第17-19页 |
| 2.3.2 脉冲压缩理论 | 第19-20页 |
| 2.3.3 最佳检测与匹配滤波 | 第20-23页 |
| 2.3.4 距离旁瓣抑制 | 第23-24页 |
| 2.3.5 宽、窄脉冲复合信号距离门拼接分析 | 第24-27页 |
| 2.4 动目标检测MTD处理 | 第27-29页 |
| 2.5 多通道信号处理的MATLAB仿真 | 第29-32页 |
| 2.5.1 信号处理仿真设计 | 第29-30页 |
| 2.5.2 信号处理仿真结果分析 | 第30-32页 |
| 2.6 本章小结 | 第32-33页 |
| 3 信号处理系统硬件设计 | 第33-49页 |
| 3.1 引言 | 第33页 |
| 3.2 信号处理板总体方案 | 第33-35页 |
| 3.3 FPGA配置模块设计 | 第35-36页 |
| 3.4 存储系统设计 | 第36-40页 |
| 3.4.1 DDR3 SDRAM存储器电路设计 | 第36-38页 |
| 3.4.2 NAND FLASH存储器电路设计 | 第38-40页 |
| 3.5 D/A电路设计 | 第40-43页 |
| 3.6 电源系统设计 | 第43-46页 |
| 3.7 时钟系统设计 | 第46-48页 |
| 3.8 本章小结 | 第48-49页 |
| 4 多通道脉冲压缩及MTD的FPGA实现 | 第49-60页 |
| 4.1 引言 | 第49页 |
| 4.2 脉冲压缩的FPGA实现 | 第49-56页 |
| 4.2.1 脉冲压缩整体结构 | 第49-50页 |
| 4.2.2 匹配滤波系数的存储 | 第50-51页 |
| 4.2.3 FFT及IFFT算法的实现 | 第51-53页 |
| 4.2.4 复数乘法的实现 | 第53-55页 |
| 4.2.5 宽、窄脉冲距离门拼接的实现 | 第55-56页 |
| 4.3 MTD的FPGA实现 | 第56-57页 |
| 4.4 多模式兼容信号处理方案的实现 | 第57-58页 |
| 4.5 处理精度分析 | 第58-59页 |
| 4.6 本章小结 | 第59-60页 |
| 5 系统调试及测试 | 第60-71页 |
| 5.1 引言 | 第60页 |
| 5.2 硬件平台调试 | 第60-67页 |
| 5.2.1 时钟系统调试 | 第60-63页 |
| 5.2.2 存储系统调试 | 第63-65页 |
| 5.2.3 D/A电路调试 | 第65-67页 |
| 5.3 FPGA处理结果测试 | 第67-70页 |
| 5.3.1 脉冲压缩结果测试 | 第68-69页 |
| 5.3.2 MTD结果测试 | 第69-70页 |
| 5.4 本章小结 | 第70-71页 |
| 6 结束语 | 第71-73页 |
| 6.1 本文的主要工作 | 第71页 |
| 6.2 下一步展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-75页 |
