| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10页 |
| 1.2 磁通门传感器发展现状及应用 | 第10-12页 |
| 1.3 课题研究的主要内容和章节安排 | 第12-14页 |
| 1.3.1 课题研究主要内容 | 第12-13页 |
| 1.3.2 课题研究的章节安排 | 第13-14页 |
| 第二章 磁通门传感器的制作及其原理 | 第14-23页 |
| 2.1 磁通门传感器原理 | 第14-18页 |
| 2.1.1 单芯型磁通门传感器的数学模型分析 | 第14-16页 |
| 2.1.2 双芯型磁通门传感器的数学模型分析 | 第16-18页 |
| 2.2 磁通门传感器探头设计关键点 | 第18-21页 |
| 2.2.1 磁通门传感器探头制作时应注意的问题 | 第18-19页 |
| 2.2.2 磁通门传感器探头磁芯材料选择要求 | 第19-21页 |
| 2.3 感应信号处理方法选择 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 数字式磁通门传感器的硬件电路设计 | 第23-42页 |
| 3.1 系统硬件电路设计 | 第23-24页 |
| 3.2 激励模块设计 | 第24-31页 |
| 3.2.1 方波发生电路 | 第24-26页 |
| 3.2.2 低通滤波电路 | 第26-28页 |
| 3.2.3 功率放大电路 | 第28-31页 |
| 3.3 感应信号数字化处理硬件电路设计 | 第31-41页 |
| 3.3.1 带通滤波电路 | 第31-33页 |
| 3.3.2 调理电路 | 第33-34页 |
| 3.3.3 DSP硬件电路 | 第34-40页 |
| 3.3.4 液晶(LCD)示单元 | 第40页 |
| 3.3.5 数字化处理系统功能说明及硬件连接图 | 第40-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章 数字式磁通门传感器的软件设计 | 第42-56页 |
| 4.1 数字式磁通门传感器软件整体设计 | 第42页 |
| 4.2 时钟设置 | 第42-44页 |
| 4.3 ADC模块软件设计 | 第44-50页 |
| 4.3.1 ADC采样模块校正技术 | 第44-46页 |
| 4.3.2 ADC软件控制 | 第46-50页 |
| 4.4 相敏检波和低通滤波软件实现 | 第50-53页 |
| 4.4.1 软件算法原理 | 第50-52页 |
| 4.4.2 软件程序设计 | 第52-53页 |
| 4.5 显示模块软件算法设计 | 第53-54页 |
| 4.6 本章小结 | 第54-56页 |
| 第五章 实验测试与结果分析 | 第56-65页 |
| 5.1 磁通门传感器各模块测试 | 第56-59页 |
| 5.1.1 TMS320F2812 DSP及仿真器平台测试步骤 | 第56-57页 |
| 5.1.2 ADC采样模块测试 | 第57-59页 |
| 5.2 磁通门传感器性能实验测试 | 第59-63页 |
| 5.3 误差分析 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-68页 |
| 6.1 总结 | 第65-66页 |
| 6.2 展望 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士学位期间发表论文 | 第72页 |