摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 绪论 | 第10-15页 |
·引言 | 第10-11页 |
·RFID系统的构成 | 第11-13页 |
·本文主要工作 | 第13-14页 |
·内容安排 | 第14-15页 |
第二章 EPC GLOBAL C1G2 协议的分析 | 第15-22页 |
·物理层 | 第15页 |
·标签识别层 | 第15-16页 |
·标签状态 | 第16-18页 |
·通话和已盘标记 | 第18页 |
·标签存储器 | 第18-19页 |
·询问机基本命令 | 第19-20页 |
·询问机与标签之间的通信 | 第20-21页 |
·本章小结 | 第21-22页 |
第三章 阅读器数字基带系统的结构分析 | 第22-41页 |
·阅读器的发送链路 | 第22-25页 |
·PIE编码 | 第22-24页 |
·CRC校验单元 | 第24-25页 |
·阅读器的接收链路 | 第25-34页 |
·FIR 数字滤波器设计 | 第25-28页 |
·IIR 数字滤波器设计 | 第28-29页 |
·FM0 基带 | 第29-31页 |
·Miller调制副载波 | 第31-34页 |
·RFID系统中防碰撞算法 | 第34-37页 |
·Q值的选取 | 第37-39页 |
·链路定时 | 第39-40页 |
·询问机发送命令的选择控制 | 第40页 |
·本章小结 | 第40-41页 |
第四章 阅读器数字基带系统的编解码以及各部分的设计 | 第41-59页 |
·PIE编码模块设计 | 第41-42页 |
·PIE编码模块整体结构图 | 第41页 |
·时钟分频模块设计 | 第41页 |
·CRC-16 校验模块设计 | 第41-42页 |
·PIE编码模块设计 | 第42页 |
·PIE解码模块设计 | 第42-43页 |
·解码模块整体框图 | 第42页 |
·前同步码检测 | 第42-43页 |
·PIE解码 | 第43页 |
·密勒编码器设计 | 第43-46页 |
·密勒编码器整体框图 | 第43-44页 |
·时钟分频模块设计 | 第44页 |
·CRC-16 校验模块设计 | 第44页 |
·基带密勒编码模块设计 | 第44-45页 |
·副载波调制模块设计 | 第45-46页 |
·密勒解码器设计 | 第46-50页 |
·密勒解码器整体框图 | 第46-47页 |
·时钟分频模块设计 | 第47页 |
·副载波解调和前同步码检测模块设计 | 第47页 |
·密勒基带解码模块设计 | 第47-49页 |
·数据输出模块 | 第49-50页 |
·FM0 编码器设计 | 第50-52页 |
·FM0 编码器整体框图 | 第50页 |
·时钟分频模块设计 | 第50页 |
·CRC-16 校验模块设计 | 第50-51页 |
·FM0 编码模块设计 | 第51-52页 |
·FM0 解码模块设计 | 第52-55页 |
·FM0 解码整体框图 | 第52-53页 |
·时钟分频模块设计 | 第53页 |
·前同步码检测模块设计 | 第53页 |
·FM0 解码模块 | 第53-55页 |
·采样模块的设计 | 第55-56页 |
·命令选择模块的设计 | 第56页 |
·防碰撞算法 | 第56-58页 |
·非基于位碰撞算法流程设计 | 第56-57页 |
·基于位碰撞算法流程设计 | 第57-58页 |
·本章小结 | 第58-59页 |
第五章 阅读器数字基带部分模块的FPGA实现与验证 | 第59-74页 |
·关于FPGA | 第59-63页 |
·阅读器各模块的仿真与测试 | 第63-71页 |
·CRC模块的仿真与测试 | 第63-64页 |
·PIE编码模块的仿真与测试 | 第64-65页 |
·PIE解码模块的仿真与测试 | 第65页 |
·FIRfilter的仿真与测试 | 第65-66页 |
·IIRfilter的仿真与测试 | 第66页 |
·Sample的仿真与测试 | 第66页 |
·FM0 编码模块的仿真与测试 | 第66-67页 |
·FM0 解码模块的仿真与测试 | 第67-68页 |
·MILLER编码模块的仿真与测试 | 第68页 |
·MILLER解码模块的仿真与测试 | 第68-69页 |
·Q值的选择模块的仿真与测试 | 第69页 |
·命令选择模块的仿真与测试 | 第69-70页 |
·防碰撞算法模块的仿真与测试 | 第70-71页 |
·阅读器与标签通信 | 第71-73页 |
·测试设备与仪器 | 第71页 |
·测试数据分析 | 第71-73页 |
·本章小结 | 第73-74页 |
第六章 工作总结与课题展望 | 第74-75页 |
致谢 | 第75-76页 |
参考文献 | 第76-77页 |