HEVC解码器图像质量优化的研究与设计
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 视频编解码原理及其标准的发展 | 第8-10页 |
| 1.2 HEVC视频编解码的发展历程 | 第10-11页 |
| 1.3 环路滤波技术的研究意义 | 第11页 |
| 1.4 环路滤波技术的国内外研究现状 | 第11-12页 |
| 1.5 本文主要工作及整体结构 | 第12-13页 |
| 第二章 HEVC编解码标准研究 | 第13-20页 |
| 2.1 HEVC标准的基本概念 | 第13-17页 |
| 2.1.1 HEVC中的图像划分方式 | 第13-14页 |
| 2.1.2 HEVC中的图像处理单元 | 第14-17页 |
| 2.2 HEVC解码器基本流程 | 第17-18页 |
| 2.3 HEVC中的新特性 | 第18-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 环路滤波设计方法研究 | 第20-38页 |
| 3.1 方块效应和振铃效应 | 第20-22页 |
| 3.1.1 方块效应 | 第20-21页 |
| 3.1.2 振铃效应 | 第21-22页 |
| 3.2 环路滤波 | 第22-23页 |
| 3.3 Deblock滤波的设计方法 | 第23-33页 |
| 3.3.1 Deblock滤波次序 | 第23页 |
| 3.3.2 Deblock滤波决策 | 第23-30页 |
| 3.3.3 Deblock滤波操作 | 第30-33页 |
| 3.4 SAO的设计方法 | 第33-37页 |
| 3.4.1 边界补偿 | 第34-36页 |
| 3.4.2 边带补偿 | 第36-37页 |
| 3.5 本章小结 | 第37-38页 |
| 第四章 环路滤波硬件设计 | 第38-65页 |
| 4.1 HEVC解码器IP整体架构设计 | 第38页 |
| 4.2 环路滤波设计 | 第38-40页 |
| 4.3 Deblock滤波硬件设计 | 第40-58页 |
| 4.3.1 Deblock滤波硬件架构 | 第40-41页 |
| 4.3.2 Deblock滤波状态机 | 第41-45页 |
| 4.3.3 初始化存储单元 | 第45-46页 |
| 4.3.4 推导边界标记 | 第46-50页 |
| 4.3.5 推导边界强度 | 第50-51页 |
| 4.3.6 亮度滤波 | 第51-56页 |
| 4.3.7 色度滤波 | 第56-58页 |
| 4.4 SAO自适应补偿硬件设计 | 第58-64页 |
| 4.4.1 SAO自适应补偿硬件架构 | 第58-60页 |
| 4.4.2 CTB级别SAO自适应补偿设计 | 第60-61页 |
| 4.4.3 边界补偿设计 | 第61-63页 |
| 4.4.4 边带补偿设计 | 第63-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第五章 环路滤波模块仿真验证 | 第65-72页 |
| 5.1 HEVC环路滤波验证环境 | 第65-66页 |
| 5.2 Deblock滤波仿真结果 | 第66-69页 |
| 5.2.1 推导边界标记仿真结果 | 第66页 |
| 5.2.2 推导边界强度仿真结果 | 第66-67页 |
| 5.2.3 亮度滤波仿真结果 | 第67-68页 |
| 5.2.4 色度滤波仿真结果 | 第68-69页 |
| 5.3 SAO自适应补偿仿真结果 | 第69-70页 |
| 5.4 本章小结 | 第70-72页 |
| 第六章 结论 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-78页 |
| 附录 | 第78页 |
