滑窗法Turbo码译码算法研究及其FPGA实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 数字通信和信道编码 | 第16-18页 |
| 1.1.1 数字通信系统模型 | 第16-17页 |
| 1.1.2 信道编码技术 | 第17-18页 |
| 1.2 信道编码定理和Shannon极限 | 第18-20页 |
| 1.2.1 信道编码定理 | 第18页 |
| 1.2.2 Shannon限 | 第18-20页 |
| 1.3 Turbo码的产生背景及提出 | 第20页 |
| 1.4 Turbo码的研究及应用现状 | 第20-21页 |
| 1.5 本文的研究内容及工作安排 | 第21-22页 |
| 第二章 Turbo码的编译码原理 | 第22-44页 |
| 2.1 Turbo码的编码 | 第22-30页 |
| 2.1.1 Turbo码编码原理 | 第22-23页 |
| 2.1.2 Turbo编码器的组成 | 第23-30页 |
| 2.2 Turbo码的译码 | 第30-43页 |
| 2.2.1 Turbo码的译码原理 | 第30-32页 |
| 2.2.2 Turbo码译码的相关算法 | 第32-43页 |
| 2.3 本章总结 | 第43-44页 |
| 第三章 滑窗算法的研究与Turbo码性能分析 | 第44-60页 |
| 3.1 滑窗算法原理 | 第44-49页 |
| 3.1.1 传统的Log-MAP译码算法 | 第44-45页 |
| 3.1.2 滑窗Log-MAP译码算法 | 第45-48页 |
| 3.1.3 滑窗译码算法存储资源与时延分析 | 第48-49页 |
| 3.2 Turbo码性能仿真与分析 | 第49-59页 |
| 3.2.1 编码参数对Turbo码性能的影响 | 第50-53页 |
| 3.2.2 译码参数对Turbo码性能的影响 | 第53-55页 |
| 3.2.3 滑窗算法参数对Turbo码性能的影响 | 第55-57页 |
| 3.2.4 硬件实现参数对Turbo码性能的影响 | 第57-59页 |
| 3.3 本章总结 | 第59-60页 |
| 第四章 Turbo码编码器和译码器的硬件实现 | 第60-90页 |
| 4.1 设计流程与集成开发环境 | 第60-61页 |
| 4.1.1 FPGA设计流程 | 第60-61页 |
| 4.1.2 集成开发环境 | 第61页 |
| 4.2 设计工具与硬件描述语言 | 第61-62页 |
| 4.2.1 设计工具 | 第61页 |
| 4.2.2 硬件描述语言 | 第61-62页 |
| 4.3 Turbo编码器的设计与实现 | 第62-66页 |
| 4.3.1 编码器整体设计 | 第62-64页 |
| 4.3.2 FPGA实现中的交织原理 | 第64页 |
| 4.3.3 编码器的顶层输入输出信号描述 | 第64-65页 |
| 4.3.4 编码器功能仿真图 | 第65页 |
| 4.3.5 编码器资源消耗情况 | 第65-66页 |
| 4.4 Turbo译码器的设计与实现 | 第66-90页 |
| 4.4.1 译码器设计原理 | 第66-67页 |
| 4.4.2 译码器设计整体结构图 | 第67-68页 |
| 4.4.3 译码器的顶层输入输出信号描述 | 第68-69页 |
| 4.4.4 交织与解交织的实现 | 第69页 |
| 4.4.5 控制部分的实现 | 第69-70页 |
| 4.4.6 各模块具体算法与实现 | 第70-87页 |
| 4.4.7 性能结果分析 | 第87-90页 |
| 第五章 总结与展望 | 第90-92页 |
| 5.1 总结 | 第90页 |
| 5.2 展望 | 第90-92页 |
| 参考文献 | 第92-96页 |
| 致谢 | 第96-98页 |
| 作者简介 | 第98-99页 |
