| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-23页 |
| 1.1 课题的背景和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-16页 |
| 1.2.1 双层电极短路采样系统 | 第11-12页 |
| 1.2.2 光电坐标定位自动报靶系统 | 第12页 |
| 1.2.3 光纤编码定位报靶系统 | 第12-13页 |
| 1.2.4 声电定位报靶系统 | 第13-14页 |
| 1.2.5 基于图像处理技术的自动报靶系统 | 第14-16页 |
| 1.3 课题关键技术概述 | 第16-21页 |
| 1.3.1 CMOS图像传感器 | 第16-17页 |
| 1.3.2 数字图像处理技术 | 第17-19页 |
| 1.3.3 TMS320DM8127 DaVinci平台 | 第19-21页 |
| 1.4 课题研究内容和文章组织结构 | 第21-23页 |
| 1.4.1 课题研究内容 | 第21-22页 |
| 1.4.2 文章组织结构 | 第22-23页 |
| 2 系统硬件总体设计 | 第23-31页 |
| 2.1 靶场智能报靶系统总体架构 | 第23-24页 |
| 2.2 自动报靶终端需求分析 | 第24-27页 |
| 2.2.1 系统功能需求 | 第24-25页 |
| 2.2.2 自动报靶算法分析 | 第25-27页 |
| 2.3 自动报靶终端硬件整体方案设计 | 第27-30页 |
| 2.3.1 系统总体架构 | 第27-28页 |
| 2.3.2 系统功能模块划分 | 第28-29页 |
| 2.3.3 芯片选型 | 第29-30页 |
| 2.4 本章小结 | 第30-31页 |
| 3 系统硬件详细设计 | 第31-67页 |
| 3.1 信号处理模块设计 | 第31-45页 |
| 3.1.1 DDR3 SDRAM接口 | 第32-35页 |
| 3.1.2 千兆以太网接口 | 第35-37页 |
| 3.1.3 视频接口 | 第37-39页 |
| 3.1.4 SD卡接口 | 第39-40页 |
| 3.1.5 NAND Flash接口 | 第40-41页 |
| 3.1.6 UART接口 | 第41-43页 |
| 3.1.7 I2C接口 | 第43-44页 |
| 3.1.8 JTAG调试接口及其它外围设备 | 第44-45页 |
| 3.2 图像采集模块设计 | 第45-46页 |
| 3.3 振动检测模块设计 | 第46-47页 |
| 3.4 系统时钟设计 | 第47-48页 |
| 3.5 供电电路设计 | 第48-55页 |
| 3.6 系统硬件实现 | 第55-65页 |
| 3.6.1 PCB布局及层叠设计 | 第55-59页 |
| 3.6.2 PCB布线及关键信号仿真 | 第59-63页 |
| 3.6.3 PCB设计结果 | 第63-65页 |
| 3.7 本章小结 | 第65-67页 |
| 4 系统测试 | 第67-80页 |
| 4.1 系统硬件调试 | 第68页 |
| 4.2 电源测试 | 第68-72页 |
| 4.3 时钟测试 | 第72-73页 |
| 4.4 系统接口测试 | 第73-75页 |
| 4.5 系统功能测试 | 第75-80页 |
| 4.5.1 振动检测测试 | 第76-77页 |
| 4.5.2 打靶成绩识别 | 第77-78页 |
| 4.5.3 打靶成绩显示及历史成绩查询 | 第78-80页 |
| 5 总结与展望 | 第80-82页 |
| 5.1 总结 | 第80-81页 |
| 5.2 展望 | 第81-82页 |
| 参考文献 | 第82-87页 |
| 作者简历 | 第87页 |