ATLAS sTGC前端电子学测试关键技术研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词对照表 | 第16-18页 |
| 第1章 绪论 | 第18-28页 |
| 1.1 研究背景及意义 | 第18-21页 |
| 1.2 sTGC探测器及前端电子学升级 | 第21-25页 |
| 1.3 本文主要研究内容 | 第25-28页 |
| 第2章 sTGC前端电子学测试系统方案设计 | 第28-46页 |
| 2.1 sTGC前端电子学 | 第28-37页 |
| 2.1.1 VMM芯片 | 第29-31页 |
| 2.1.2 TDS芯片 | 第31-33页 |
| 2.1.3 GBT-SCA芯片 | 第33-36页 |
| 2.1.4 ROC读出芯片 | 第36-37页 |
| 2.2 测试系统方案 | 第37-46页 |
| 2.2.1 测试系统功能需求分析 | 第37-39页 |
| 2.2.2 测试系统原理与方法 | 第39-40页 |
| 2.2.3 测试技术路线 | 第40-43页 |
| 2.2.4 测试系统框架及关键技术 | 第43-46页 |
| 第3章 测试信号源研究 | 第46-72页 |
| 3.1 sTGC探测器信号特征 | 第46-47页 |
| 3.2 测试信号源功能需求分析 | 第47-48页 |
| 3.3 测试信号源原理设计 | 第48-49页 |
| 3.4 测试信号源硬件设计 | 第49-58页 |
| 3.4.1 FPGA模块 | 第49-51页 |
| 3.4.2 FPGA配置模块 | 第51-52页 |
| 3.4.3 网络模块 | 第52-54页 |
| 3.4.4 驱动模块 | 第54-55页 |
| 3.4.5 时钟模块 | 第55页 |
| 3.4.6 电源模块 | 第55-57页 |
| 3.4.7 PCB板图 | 第57-58页 |
| 3.5 测试案例与测试序列 | 第58-60页 |
| 3.6 测试信号生成 | 第60-66页 |
| 3.6.1 时钟模块 | 第61-62页 |
| 3.6.2 信号产生模块 | 第62-63页 |
| 3.6.3 延时FIFO模块 | 第63-64页 |
| 3.6.4 同步模块 | 第64页 |
| 3.6.5 模式选择与输出模块 | 第64页 |
| 3.6.6 网络模块 | 第64-66页 |
| 3.7 软件设计 | 第66-67页 |
| 3.8 性能测试 | 第67-72页 |
| 3.8.1 电子学测试 | 第68-69页 |
| 3.8.2 网络测试 | 第69-72页 |
| 第4章 FEB配置测试板 | 第72-98页 |
| 4.1 ATLAS触发系统 | 第72-73页 |
| 4.2 NSW配置需求 | 第73-74页 |
| 4.3 FEB配置测试板硬件设计 | 第74-82页 |
| 4.3.1 FPGA模块 | 第74-76页 |
| 4.3.2 VMM模块 | 第76页 |
| 4.3.3 TDS模块 | 第76-78页 |
| 4.3.4 GBT-SCA模块 | 第78-79页 |
| 4.3.5 电源模块 | 第79-80页 |
| 4.3.6 PCB板图 | 第80-82页 |
| 4.4 FEB配置测试板接口功能与实现 | 第82-98页 |
| 4.4.1 E-link数据接口与传输 | 第82-86页 |
| 4.4.2 GBT数据接口与传输 | 第86-92页 |
| 4.4.3 GBT-SCA数据接口与传输 | 第92-98页 |
| 第5章 测试平台构建与测试结果分析 | 第98-114页 |
| 5.1 测试平台构建 | 第98-99页 |
| 5.2 FEB测试 | 第99-106页 |
| 5.2.1 注入测试 | 第101-102页 |
| 5.2.2 基线测试 | 第102-103页 |
| 5.2.3 增益测试 | 第103-104页 |
| 5.2.4 阈值测试 | 第104-106页 |
| 5.3 FEB配置板测试 | 第106-110页 |
| 5.3.1 VMM3配置测试 | 第108-109页 |
| 5.3.2 TDS2配置测试 | 第109-110页 |
| 5.4 vertical slice测试 | 第110-112页 |
| 5.5 测试结果的总结与分析 | 第112-114页 |
| 第6章 总结与展望 | 第114-116页 |
| 6.1 总结 | 第114-115页 |
| 6.2 展望 | 第115-116页 |
| 参考文献 | 第116-122页 |
| 致谢 | 第122-124页 |
| 在读期间发表的学术论文与取得的研究成果 | 第124-125页 |
