| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-19页 |
| ·异构多核 DSP 的发展及现状 | 第13-17页 |
| ·异构多核处理器技术的发展 | 第13-14页 |
| ·异构多核 DSP 的发展及现状 | 第14-17页 |
| ·课题研究背景 | 第17页 |
| ·本文的工作 | 第17-18页 |
| ·本文的组织结构 | 第18-19页 |
| 第二章 XDSP 体系结构介绍 | 第19-32页 |
| ·XDSP 总体体系结构介绍 | 第19-20页 |
| ·DSP 子系统介绍 | 第20-26页 |
| ·DSP | 第20-21页 |
| ·DSP 子系统的存储层次 | 第21-24页 |
| ·DSP 子系统的片上互连 | 第24-26页 |
| ·MCU 子系统介绍 | 第26-29页 |
| ·CPU | 第26-29页 |
| ·MCU 子系统的存储层次 | 第29页 |
| ·MCU 与 DSP 的互连 | 第29-30页 |
| ·XDSP BOOT 模式介绍 | 第30页 |
| ·本章小结 | 第30-32页 |
| 第三章 XDSP 多核调度机制的硬件设计 | 第32-52页 |
| ·MCU 与 DSP 的数据通信 | 第32-39页 |
| ·地址空间分配 | 第32-33页 |
| ·地址空间映射 | 第33-34页 |
| ·存储访问桥接器 MAB 设计 | 第34-38页 |
| ·MCU 的数据访问 | 第38-39页 |
| ·MCU 对 DSP 的控制机制 | 第39-51页 |
| ·DSP 中断子系统 | 第40页 |
| ·DMA 传输完成中断 | 第40页 |
| ·系统调度寄存器设计 | 第40-43页 |
| ·DSP 异常中断及看门狗逻辑设计 | 第43-44页 |
| ·MCU 中断子系统及 MCU 中断控制器设计 | 第44-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 XDSP 多核调度机制的驱动程序设计 | 第52-65页 |
| ·MCU BOOT 程序设计 | 第52-58页 |
| ·MCU BOOT 模式下 | 第52-58页 |
| ·DSP BOOT 模式下 | 第58页 |
| ·MCU 中断处理任务设计 | 第58-63页 |
| ·MCU 中断处理流程 | 第58-60页 |
| ·DMA 完成中断处理任务设计 | 第60页 |
| ·DSP 任务完成中断处理任务设计 | 第60-61页 |
| ·DSP 异常中断处理任务设计 | 第61-63页 |
| ·DSP 的 BOOT 程序 | 第63页 |
| ·本章小结 | 第63-65页 |
| 第五章 XDSP 多核调度机制的模拟验证 | 第65-74页 |
| ·XDSP 调度机制的模拟验证方法 | 第65-66页 |
| ·XDSP 调度机制的模块级验证 | 第66-70页 |
| ·XDSP 调度机制的系统级验证 | 第70-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 XDSP 的 FPGA 原型实现及调度机制的仿真验证 | 第74-87页 |
| ·XDSP 的 FPGA 原型实现 | 第74-78页 |
| ·XDSP 的 FPGA 原型环境介绍 | 第74-75页 |
| ·FPGA 逻辑综合与布线 | 第75-76页 |
| ·FPGA 开发板调试与验证 | 第76-78页 |
| ·XDSP 调度机制系统级验证 | 第78-81页 |
| ·XDSP 调度机制的 JPEG 解码综合验证 | 第81-86页 |
| ·JPEG 编码算法简介 | 第81-82页 |
| ·XDSP-JPEG 解码算法的并行设计与实现 | 第82-86页 |
| ·本章小结 | 第86-87页 |
| 结束语 | 第87-89页 |
| 致谢 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 作者在学期间取得的学术成果 | 第95页 |