基于FPGA的DME应答接收机模块设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 DME概述 | 第9-11页 |
| 1.2 国内外现状 | 第11-12页 |
| 1.3 论文的主要工作 | 第12-15页 |
| 第二章 应答接收机模块总体设计 | 第15-21页 |
| 2.1 总体需求分析 | 第15-16页 |
| 2.1.1 功能需求 | 第15页 |
| 2.1.2 性能指标 | 第15-16页 |
| 2.2 总体方案论证 | 第16-17页 |
| 2.3 总体设计方案 | 第17-21页 |
| 2.3.1 功能电路设计方案 | 第17-18页 |
| 2.3.2 应用软件设计方案 | 第18-19页 |
| 2.3.3 主要器件选型 | 第19-21页 |
| 第三章 应答接收机模块电路设计 | 第21-49页 |
| 3.1 前端接收单元功能电路设计 | 第21-35页 |
| 3.1.1 模数转换电路设计 | 第21-24页 |
| 3.1.2 FPGA最小系统电路设计 | 第24-30页 |
| 3.1.3 电平转换电路设计 | 第30-32页 |
| 3.1.4 接口电路设计 | 第32-33页 |
| 3.1.5 电源电路设计 | 第33-35页 |
| 3.2 信号处理单元功能电路设计 | 第35-38页 |
| 3.2.1 FPGA最小系统电路设计 | 第35-36页 |
| 3.2.2 电平转换电路设计 | 第36-37页 |
| 3.2.3 接口电路设计 | 第37-38页 |
| 3.2.4 电源电路设计 | 第38页 |
| 3.3 PCB设计 | 第38-49页 |
| 3.3.1 元器件封装 | 第39-43页 |
| 3.3.2 PCB布局 | 第43-45页 |
| 3.3.3 PCB叠层设计 | 第45-46页 |
| 3.3.4 PCB布线 | 第46-48页 |
| 3.3.5 抗干扰设计 | 第48-49页 |
| 第四章 应答接收机模块应用软件设计 | 第49-65页 |
| 4.1 DME信号特征 | 第49-51页 |
| 4.2 软件开发环境 | 第51-53页 |
| 4.2.1 Xilinx ISE Suite介绍 | 第51-52页 |
| 4.2.2 VHDL语言 | 第52页 |
| 4.2.3 FPGA开发流程 | 第52-53页 |
| 4.3 前端接收单元软件设计 | 第53-59页 |
| 4.3.1 顶层模块设计 | 第53-54页 |
| 4.3.2 信号半幅点检测模块设计 | 第54-57页 |
| 4.3.3 灵敏度控制模块设计 | 第57-58页 |
| 4.3.4 回波抑制模块设计 | 第58-59页 |
| 4.4 信号处理单元软件设计 | 第59-65页 |
| 4.4.1 顶层模块设计 | 第59-60页 |
| 4.4.2 译码编码模块设计 | 第60-62页 |
| 4.4.3 随机脉冲填充模块设计 | 第62-63页 |
| 4.4.4 DME地面台识别码生成模块设计 | 第63页 |
| 4.4.5 信号优先权控制模块设计 | 第63-65页 |
| 第五章 应答接收机模块调试与测试 | 第65-81页 |
| 5.1 模块调试 | 第65-66页 |
| 5.2 模块测试 | 第66-78页 |
| 5.2.1 测试方案 | 第66-68页 |
| 5.2.2 功能测试 | 第68-72页 |
| 5.2.3 性能指标测试 | 第72-78页 |
| 5.3 测试结果 | 第78-79页 |
| 5.4 测试结果分析 | 第79-81页 |
| 总结与展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 攻读硕士学位期间参与项目及成果 | 第87-89页 |
| 致谢 | 第89页 |
