| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题研究背景及意义 | 第10-11页 |
| ·高速数据采集技术的发展现状 | 第11-12页 |
| ·计算机总线技术的发展 | 第12-14页 |
| ·本论文主要内容及结构安排 | 第14-16页 |
| 第二章 PCI Express 总线协议 | 第16-28页 |
| ·PCI Express 总线系统拓扑结构 | 第16-17页 |
| ·PCI Express 层次结构 | 第17-19页 |
| ·PCI Express 的事务机制 | 第19-25页 |
| ·PCI Express 事务类型 | 第19-21页 |
| ·事务层 TLP 结构 | 第21-23页 |
| ·请求事务和完成事务的 TLP | 第23-25页 |
| ·事务层 TLP 路由方式 | 第25页 |
| ·PCI Express 配置空间 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 系统总体方案设计实现 | 第28-43页 |
| ·高速数据采集卡的总体设计方案 | 第28-29页 |
| ·主控模块实现 | 第29-30页 |
| ·高速 AD 转换器模块实现 | 第30-34页 |
| ·时间并行交替采样方案 | 第30-31页 |
| ·高速 AD 模块设计方法 | 第31-34页 |
| ·采样时钟模块实现 | 第34-37页 |
| ·存储模块实现 | 第37-38页 |
| ·PCI Express 总线接口模块实现 | 第38-42页 |
| ·PCIe 总线接口设计方案 | 第38-40页 |
| ·PCI Express 总线接口电路实现 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 FPGA 逻辑控制设计 | 第43-69页 |
| ·PCI Express 总线控制接口设计 | 第44-54页 |
| ·PCIe IP 核设计 | 第45-47页 |
| ·基于 PIO 模式的 PCIe 总线设计 | 第47-49页 |
| ·基于 DMA 模式的 PCIe 总线设计 | 第49-54页 |
| ·时钟芯片和 AD 芯片寄存器设计 | 第54-60页 |
| ·SPI 串行时钟 CLK 生成 | 第55-56页 |
| ·基于 SPI 协议的时钟芯片工作模式配置 | 第56-59页 |
| ·基于 SPI 协议的 ADC 工作模式配置 | 第59-60页 |
| ·数据存储模块设计 | 第60-68页 |
| ·前端数据处理模块设计 | 第60-62页 |
| ·DDR2 SDRAM 控制器模块设计 | 第62-66页 |
| ·后端 FIFO 模块设计 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 第五章 系统功能调试与整体测试 | 第69-76页 |
| ·基于 Xilinx 开发环境的 ChipScope 调试设置 | 第69-71页 |
| ·上电读设备配置信息 | 第71页 |
| ·时钟芯片配置信息调试结果 | 第71-73页 |
| ·DDR2 SDRAM 调试结果 | 第73页 |
| ·基于 PIO 方式的 PCIe 总线数据传输结果 | 第73-74页 |
| ·基于 DMA 方式的 PCIe 总线数据传输结果 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第六章 结论与展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
