| 摘要 | 第1-6页 |
| ABSTRACT | 第6-16页 |
| 第一章 引言 | 第16-20页 |
| ·课题研究背景及意义 | 第16-17页 |
| ·国内外研究现状 | 第17-18页 |
| ·本文研究目的与思路 | 第18-19页 |
| ·论文结构与工作安排 | 第19-20页 |
| 第二章 TIADC 失配误差分析与方案设计 | 第20-43页 |
| ·高速 ADC 基本结构 | 第20-21页 |
| ·TIADC 设计目标 | 第21-22页 |
| ·TIADC 的工作原理 | 第22-24页 |
| ·TIADC 失配误差仿真分析 | 第24-39页 |
| ·偏置失配误差 | 第26-27页 |
| ·增益失配误差 | 第27-29页 |
| ·时钟失配误差 | 第29-32页 |
| ·带宽失配误差 | 第32-36页 |
| ·失配误差对比分析 | 第36-39页 |
| ·TIADC 设计方案 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第三章 12 BIT 400 MSPS TIADC 硬件平台的设计与实现 | 第43-63页 |
| ·TIADC 硬件平台设计 | 第43-44页 |
| ·模数转换器 | 第44-46页 |
| ·AD9233 介绍 | 第44-45页 |
| ·ADC 外围电路设计 | 第45-46页 |
| ·ADC 模拟前端的设计 | 第46-51页 |
| ·模拟前端设计 | 第46-49页 |
| ·模拟前端电路仿真 | 第49-51页 |
| ·高精度分相时钟的设计 | 第51-56页 |
| ·分相时钟电路设计 | 第52-55页 |
| ·时钟电路仿真 | 第55-56页 |
| ·TIADC 供电电源设计 | 第56-59页 |
| ·电源设计规划 | 第56-57页 |
| ·模拟电源设计 | 第57-59页 |
| ·布局布线与信号完整性分析 | 第59-62页 |
| ·布局布线策略 | 第59-60页 |
| ·信号完整性分析 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第四章 TIADC 数字校准技术 FPGA 实现 | 第63-85页 |
| ·通道失配误差的数字校准技术 | 第63-64页 |
| ·偏置失配误差的校准技术 | 第64-65页 |
| ·增益失配与带宽失配误差的校准技术 | 第65-66页 |
| ·时钟失配与带宽失配误差的校准技术 | 第66-70页 |
| ·数字校准算法仿真验证 | 第70-74页 |
| ·数字校准算法电路设计 | 第74-79页 |
| ·电路总体设计框图 | 第74页 |
| ·电路设计指标及参数 | 第74-76页 |
| ·偏置和增益失配校准电路设计 | 第76-77页 |
| ·时钟和带宽失配校准电路设计 | 第77-79页 |
| ·电路仿真验证与结果分析 | 第79-84页 |
| ·功能仿真验证平台 | 第79页 |
| ·电路仿真及分析 | 第79-83页 |
| ·电路资源综合报告 | 第83-84页 |
| ·本章小结 | 第84-85页 |
| 第五章 TIADC 硬件测试与数字校准算法验证 | 第85-99页 |
| ·TIADC 测试平台设计 | 第85-89页 |
| ·测试方案 | 第85-88页 |
| ·测试环境 | 第88-89页 |
| ·TIADC 具体测试 | 第89-93页 |
| ·硬件平台测试 | 第89-92页 |
| ·FPGA 实时测试 | 第92-93页 |
| ·TIADC 数字校准算法验证 | 第93-98页 |
| ·校准前后测试结果 | 第93-97页 |
| ·校准前后动态指标对比 | 第97-98页 |
| ·本章小结 | 第98-99页 |
| 第六章 总结与展望 | 第99-101页 |
| ·总结 | 第99页 |
| ·展望 | 第99-101页 |
| 致谢 | 第101-102页 |
| 参考文献 | 第102-107页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第107-108页 |