| 表目录 | 第1-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·研究背景和意义 | 第12-14页 |
| ·研究现状分析 | 第14-16页 |
| ·论文研究内容 | 第16-17页 |
| ·论文章节组织 | 第17-18页 |
| 第二章 相关研究工作 | 第18-31页 |
| ·GPU并行计算架构研究 | 第18-22页 |
| ·GPU并行计算架构概述 | 第18-20页 |
| ·CUDA平台 | 第20-22页 |
| ·图算法相关技术研究 | 第22-27页 |
| ·图算法研究概述 | 第22-23页 |
| ·不规则访存与数据并行原语 | 第23-25页 |
| ·动态数据处理与层次化策略 | 第25-27页 |
| ·GPU架构上的图数据结构 | 第27-30页 |
| ·传统图数据结构 | 第27-28页 |
| ·压缩邻接表结构 | 第28-29页 |
| ·改进的压缩邻接表 | 第29-30页 |
| ·小结 | 第30-31页 |
| 第三章 基于GPU的并行Prim最小生成树算法 | 第31-49页 |
| ·最小生成树问题与Prim算法 | 第31-33页 |
| ·最小生成树问题描述 | 第31-32页 |
| ·Prim算法流程分析 | 第32-33页 |
| ·GPU Min-Reduction数据并行原语 | 第33-40页 |
| ·原语设计思想与结构 | 第33-34页 |
| ·全局存储器规约 | 第34-36页 |
| ·共享存储器规约 | 第36-40页 |
| ·基于GPU的并行Prim算法的设计 | 第40-45页 |
| ·并行化时机与并行化策略 | 第40-42页 |
| ·算法总体设计 | 第42页 |
| ·降距过程设计 | 第42-45页 |
| ·CPU预处理与后处理设计 | 第45页 |
| ·基于GPU的并行Prim算法的实现 | 第45-48页 |
| ·重要数据结构实现 | 第45-46页 |
| ·关键步骤实现技术 | 第46-47页 |
| ·程序执行完整流程 | 第47-48页 |
| ·小结 | 第48-49页 |
| 第四章 基于GPU的并行Moore单源最短路径算法 | 第49-65页 |
| ·单源最短路径问题与Moore算法 | 第49-51页 |
| ·单源最短路径问题描述 | 第49-50页 |
| ·Moore算法流程分析 | 第50-51页 |
| ·CUDA平台上的层次化策略 | 第51-58页 |
| ·基本设计思想 | 第51-52页 |
| ·层次化任务分配 | 第52-53页 |
| ·层次化工作队列 | 第53-56页 |
| ·层次化Kernel调用 | 第56-58页 |
| ·基于GPU的并行Moore算法的设计 | 第58-62页 |
| ·并行化时机与并行化策略 | 第58页 |
| ·算法总体设计 | 第58-61页 |
| ·设计方式比较 | 第61-62页 |
| ·基于GPU的并行Moore算法的实现 | 第62-64页 |
| ·重要数据结构实现 | 第62-63页 |
| ·程序执行完整流程 | 第63页 |
| ·算法应用实例分析 | 第63-64页 |
| ·小结 | 第64-65页 |
| 第五章 性能评估与实验测试 | 第65-80页 |
| ·GPU程序性能评估 | 第65-70页 |
| ·性能分析模型的建立 | 第65-68页 |
| ·两类算法的性能评估 | 第68-70页 |
| ·实验测试与结果分析 | 第70-79页 |
| ·测试环境的建立 | 第70页 |
| ·测试数据的处理 | 第70-73页 |
| ·对比算法的选择 | 第73-74页 |
| ·GPU Prim算法测试结果分析 | 第74-76页 |
| ·GPU Moore算法测试结果分析 | 第76-79页 |
| ·小结 | 第79-80页 |
| 结束语 | 第80-82页 |
| 一.本文工作总结 | 第80页 |
| 二.下一步工作展望 | 第80-82页 |
| 参考文献 | 第82-87页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第87-88页 |
| 致谢 | 第88页 |