| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7-8页 |
| ·研究背景 | 第8-9页 |
| ·本文研究内容 | 第9-11页 |
| 第二章 系统总体设计 | 第11-19页 |
| ·高速相机 MC1311 与 Camera Link 接口 | 第11-15页 |
| ·高速相机 MC1311 | 第11-12页 |
| ·Camera Link 接口 | 第12-15页 |
| ·存储系统设计 | 第15-19页 |
| ·系统技术指标 | 第15页 |
| ·存储容量要求和存储速度要求 | 第15页 |
| ·系统硬件技术要求 | 第15-16页 |
| ·硬件系统构成 | 第16-19页 |
| 第三章 控制模块设计与实现 | 第19-35页 |
| ·控制板主要芯片简介 | 第19-21页 |
| ·MPC8313 | 第19-20页 |
| ·FPGA 型号的选择 | 第20-21页 |
| ·控制板结构及与其它模块的通信 | 第21-24页 |
| ·控制板结构及简介 | 第21-23页 |
| ·控制板与上位机通信 | 第23页 |
| ·控制板与相机通信 | 第23-24页 |
| ·控制板与存储阵列通信 | 第24页 |
| ·控制板逻辑设计与实现 | 第24-35页 |
| ·MPC8313 与上位机通信程序设计 | 第24-28页 |
| ·FPGA 与 MPC8313 通信模块设计 | 第28-32页 |
| ·FPGA 与存储板控制模块的通信设计 | 第32-33页 |
| ·FPGA 内部相机控制模块设计 | 第33-35页 |
| 第四章 存储模块设计与实现 | 第35-57页 |
| ·存储板总体设计 | 第35-40页 |
| ·NAND Flash 的结构与容量分析 | 第35-38页 |
| ·存储板总体结构 | 第38-40页 |
| ·存储板逻辑设计与实现 | 第40-57页 |
| ·写入模块逻辑设计 | 第40-47页 |
| ·读取模块逻辑设计 | 第47-50页 |
| ·读写同时进行逻辑设计 | 第50-53页 |
| ·擦除模块逻辑设计 | 第53-55页 |
| ·地址传输模块逻辑设计 | 第55-56页 |
| ·续存和续读模块逻辑设计 | 第56-57页 |
| 第五章 系统调试及系统优化 | 第57-75页 |
| ·系统与上位机通信时间的测试 | 第57-61页 |
| ·上位机从存储板读取数据的测试 | 第57-58页 |
| ·乒乓工作方式的提出与实现 | 第58-61页 |
| ·NAND Flash 坏块与解决方案 | 第61-64页 |
| ·NAND Flash 的坏块问题 | 第61-62页 |
| ·针对坏块的解决方案 | 第62-64页 |
| ·加坏块处理问题后续存和续读 | 第64页 |
| ·存储板控制逻辑调试 | 第64-73页 |
| ·针对相机信号的改进 | 第65-66页 |
| ·存储板中组合逻辑的改进 | 第66-68页 |
| ·存储板中写 RAM 的地址使能信号的改进 | 第68-70页 |
| ·设计优化 | 第70-73页 |
| ·系统的差错率 | 第73-75页 |
| 结束语 | 第75-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 研究生期间研究成果 | 第81-82页 |