| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题背景 | 第9页 |
| ·国内外研究现状 | 第9-11页 |
| ·本课题的主要工作 | 第11-12页 |
| 第二章 系统设计框架及视频采集、变换和显示格式设计 | 第12-21页 |
| ·视频监控系统结构及其实现方案 | 第12-14页 |
| ·视频输入设备摄像头工作方式 | 第14-15页 |
| ·ITU-656标准的分析 | 第15-18页 |
| ·接口的一般描述结构 | 第15页 |
| ·视频数据 | 第15-16页 |
| ·接口信号结构 | 第16页 |
| ·视频定时基准码(SAV，EAV) | 第16-18页 |
| ·辅助数据 | 第18页 |
| ·消隐期间的数据字 | 第18页 |
| ·显示器信号的组成和扫描原理 | 第18-21页 |
| ·显示器信号组成 | 第18-19页 |
| ·显示器时序及其扫描原理 | 第19-21页 |
| 第三章 FPGA开发技术和硬件选型 | 第21-33页 |
| ·可编程逻辑设计技术简介 | 第21-23页 |
| ·可编程逻辑器件的分类及发展趋势 | 第21-22页 |
| ·FPGA的主要特点 | 第22-23页 |
| ·FPGA的设计原则和流程 | 第23-26页 |
| ·硬件描述语言(HDL) | 第26-28页 |
| ·Verilog HDL的发展 | 第26-27页 |
| ·Verilog HDL自顶向下的设计方法 | 第27-28页 |
| ·课题中FPGA的软硬件开发平台 | 第28-33页 |
| ·本课题FPGA芯片选型 | 第28-29页 |
| ·视频输入硬件设计 | 第29-32页 |
| ·视频输出硬件设计 | 第32-33页 |
| 第四章 FPGA视频采集预处理系统设计与实现 | 第33-64页 |
| ·FPGA系统功能框图和整体设计 | 第33-34页 |
| ·FIFO先进先出模块设计 | 第34-38页 |
| ·异步时钟域的解决方法 | 第34-36页 |
| ·异步FIFO的FPGA实现 | 第36-37页 |
| ·SAA7113与异步FIFO的接口设计 | 第37-38页 |
| ·I~2C控制器设计 | 第38-45页 |
| ·I~2C总线 | 第38-43页 |
| ·I~2C状态机描述 | 第43页 |
| ·命令状态机 | 第43-44页 |
| ·时序状态机 | 第44-45页 |
| ·图象帧存控制模块实现 | 第45-56页 |
| ·SDRAM控制器的总体设计 | 第47-50页 |
| ·系统控制接口模块 | 第50-51页 |
| ·CMD命令解析模块 | 第51页 |
| ·命令响应模块 | 第51-52页 |
| ·数据通路模块 | 第52-53页 |
| ·帧存乒乓机制 | 第53-56页 |
| ·VGA显示控制模块 | 第56-62页 |
| ·VGA时序信号产生模块 | 第57-60页 |
| ·YCrCb与RGB彩色空间变换 | 第60页 |
| ·YCbCr→RGB变换器设计实例 | 第60-62页 |
| ·优化设计 | 第62页 |
| ·系统实验结果 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 结论与展望 | 第64-69页 |
| 致谢 | 第69-70页 |
| 攻读学位期间发表的学术论文目录 | 第70页 |