X86指令双发射译码控制部件的设计
摘要 | 第1-4页 |
Abstract | 第4-5页 |
目录 | 第5-7页 |
第一章 绪论 | 第7-11页 |
·课题的背景及来源 | 第7-8页 |
·国内外研究现状 | 第8-9页 |
·论文的安排 | 第9-11页 |
第二章 “龙腾 C2”微处理器译码器的设计 | 第11-33页 |
·“龙腾 C2”的指令系统 | 第11-13页 |
·“龙腾 C2”微处理器的整体结构 | 第13-14页 |
·“龙腾 C2”译码器的设计 | 第14-29页 |
·指令预取逻辑 | 第15-17页 |
·长度译码逻辑 | 第17-24页 |
·地址译码逻辑 | 第24-29页 |
·“龙腾 C2”译码器的验证 | 第29-32页 |
·指令预取单元的验证 | 第30页 |
·长度译码单元的验证 | 第30-31页 |
·地址译码单元的验证 | 第31-32页 |
·小结 | 第32-33页 |
第三章 X86指令双发射微处理器模型 | 第33-41页 |
·超标量处理器的结构模型 | 第33-38页 |
·流水线的划分 | 第35页 |
·指令的前端处理 | 第35-36页 |
·指令的并行执行 | 第36-38页 |
·X86指令双发射译码器的设计思路 | 第38-40页 |
·指令译码逻辑的改进 | 第39-40页 |
·双发射译码器设计的关键技术 | 第40页 |
·小结 | 第40-41页 |
第四章 指令双发射译码逻辑的设计 | 第41-62页 |
·指令双发射译码器的整体结构 | 第41-42页 |
·指令预取 | 第42-49页 |
·指令预取的设计改进 | 第43页 |
·指令预取部件 | 第43-46页 |
·分支目标缓冲 | 第46-49页 |
·指令分离 | 第49-56页 |
·指令长度的并行计算算法 | 第49-50页 |
·两条指令的分离设计 | 第50-56页 |
·指令译码I | 第56-60页 |
·指令并行发射规则 | 第56-57页 |
·并行发射设计 | 第57-58页 |
·复杂指令的微指令执行 | 第58-60页 |
·指令译码II | 第60-61页 |
·小结 | 第61-62页 |
第五章 结束语 | 第62-63页 |
参考文献 | 第63-65页 |
发表论文和参加科研情况说明 | 第65-66页 |
致谢 | 第66-67页 |
附录 | 第67-68页 |
A 可并行发射的整数指令 | 第67-68页 |