| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-18页 |
| ·课题的背景和来源 | 第9-16页 |
| ·半导体工业的发展历史 | 第9-12页 |
| ·机顶盒 | 第12-13页 |
| ·机顶盒芯片 | 第13-15页 |
| ·课题的来源 | 第15-16页 |
| ·研究内容与实现方法 | 第16页 |
| ·本论文的安排 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第2章 建立设计环境（Design Setup） | 第18-21页 |
| ·步骤 | 第18页 |
| ·创建设计库 | 第18页 |
| ·添加参考库信息 | 第18页 |
| ·读网表内容 | 第18-19页 |
| ·变网表结构从Hierarchy 为Flatten | 第19页 |
| ·保留最初的Hierarchy 结构 | 第19-20页 |
| ·Initialize Hierarchy | 第19页 |
| ·Mark As Preserved | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 版图布局（Floorplan） | 第21-25页 |
| ·Floorplan 阶段的主要任务 | 第21-23页 |
| ·定义Core 的面积 | 第21页 |
| ·加入电源和地的Pad 并且摆放 | 第21页 |
| ·摆放IO Pad 和Macro Cell | 第21-23页 |
| ·规定电源和地的格点 | 第23页 |
| ·定义Place 和Routing 的Blockage | 第23页 |
| ·实现方案 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第4章 时序设置（Timing Setup） | 第25-30页 |
| ·设计中的时序约束 | 第25-26页 |
| ·时序的计算方法 | 第26-27页 |
| ·在时钟树综合前后时钟设置的区别 | 第27-29页 |
| ·时钟树建立之前的时序设置 | 第27-28页 |
| ·在时钟树建立之后的时序设置 | 第28-29页 |
| ·时序设置后需要完成的工作 | 第29页 |
| ·本章小结 | 第29-30页 |
| 第5章 标准单元摆放（Placement） | 第30-44页 |
| ·标准单元摆放所要完成的工作 | 第30-35页 |
| ·断开网表中处于连接状态的扫描链（Detach Scan Chain） | 第30-31页 |
| ·在单元摆放前的初步优化（Pre-Placement Optimization） | 第31-33页 |
| ·标准单元的摆放 | 第33-34页 |
| ·Spare Cell 如何摆放 | 第34页 |
| ·标准单元的摆放之后的第一次优化 | 第34-35页 |
| ·实现方案 | 第35-43页 |
| ·实现方法 | 第35-41页 |
| ·实现方法的解析 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第6章 时钟树综合（Clock Tree Synthesis） | 第44-53页 |
| ·时钟树如何综合 | 第44-50页 |
| ·时钟树综合的准备工作 | 第44-45页 |
| ·时钟树综合结果的检查 | 第45-50页 |
| ·时钟树优化 | 第50页 |
| ·在此项目中如何综合时钟树 | 第50-52页 |
| ·项目中的时钟树综合方法 | 第50-51页 |
| ·项目中的时钟树综合方法的解析 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第7章 布线（Route） | 第53-59页 |
| ·如何完成布线（Route） | 第53-55页 |
| ·布线过程分类 | 第53-54页 |
| ·减小线长和增加打孔的数量 | 第54页 |
| ·额外的布线工艺 | 第54-55页 |
| ·布线后的优化（Post-Route Optimization） | 第55页 |
| ·布线（Route）实现方案 | 第55-56页 |
| ·布线（Route）实现方法的解析 | 第56-58页 |
| ·astPostGR 的使用方法和选项 | 第56-57页 |
| ·进行Track Assign | 第57页 |
| ·完成局部细节的布线（Detail Route） | 第57-58页 |
| ·布线完成后的优化 | 第58页 |
| ·本章小结 | 第58-59页 |
| 第8章 设计规则检查（Design Rule Check） | 第59-62页 |
| ·验证原理 | 第59-60页 |
| ·设计中DRC 验证 | 第60-61页 |
| ·运行DRC 验证 | 第60页 |
| ·验证结果分析及解析 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第9章 天线效应验证（Antenna Verification） | 第62-65页 |
| ·验证的原理 | 第62页 |
| ·对于此次设计的Antenna 验证 | 第62-64页 |
| ·运行Antenna 验证 | 第62-63页 |
| ·验证结果分析及解析 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第10章 LVS（Layout Versus Schematic）验证 | 第65-69页 |
| ·验证的原理 | 第65-66页 |
| ·对于此次设计的LVS 验证出现的问题及解析 | 第66-68页 |
| ·版图提取过程中的问题 | 第66页 |
| ·版图提取网表和源门级网表比较出现的错误 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 总结与展望 | 第69-71页 |
| 论文工作总结 | 第69页 |
| 下一步工作展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74页 |
