X微处理器指令邮戳机制的设计与验证
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-16页 |
| ·研究背景与意义 | 第13-14页 |
| ·研究内容及成果 | 第14页 |
| ·论文结构 | 第14-16页 |
| 第二章 X微处理器总体结构简介 | 第16-21页 |
| ·X微处理器主要技术特征 | 第16页 |
| ·指令介绍 | 第16-19页 |
| ·X通用微处理器体系结构概述 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 指令邮戳机制的设计方案 | 第21-26页 |
| ·邮戳机制设计的必要性 | 第21-23页 |
| ·指令邮戳机制的设计方案 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第四章 指令邮戳机制的详细设计 | 第26-63页 |
| ·模块接口说明 | 第26-28页 |
| ·指令邮戳生成模块设计 | 第28-38页 |
| ·预测位及转移预测发生位译码模块设计 | 第30-31页 |
| ·预测位及转移预测发生位缓冲区设计 | 第31-35页 |
| ·缺页位生成模块设计 | 第35-36页 |
| ·有效位生成模块设计 | 第36-38页 |
| ·指令邮戳移位模块设计 | 第38-49页 |
| ·桶型移位器设计 | 第39-41页 |
| ·移位控制模块设计 | 第41-42页 |
| ·指令邮戳二级移位模块设计 | 第42-49页 |
| ·指令邮戳FIFO设计 | 第49-51页 |
| ·指令邮戳对流水线控制的设计 | 第51-54页 |
| ·指令邮戳对指令配对的控制 | 第51-53页 |
| ·指令邮戳对BTB的控制 | 第53-54页 |
| ·指令邮戳对目标地址生成模块的控制 | 第54页 |
| ·指令邮戳系统控制模块设计 | 第54-57页 |
| ·总体控制结构设计 | 第55页 |
| ·主要控制模块设计 | 第55-57页 |
| ·设计的可测性分析 | 第57-62页 |
| ·自测试结构介绍 | 第58-59页 |
| ·指令邮戳机制自测试结构的设计 | 第59-61页 |
| ·指令邮戳机制扫描链结构的设计 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 邮戳机制设计方案的验证 | 第63-80页 |
| ·指令邮戳机制的验证方案 | 第63页 |
| ·指令邮戳机制的模块级逻辑验证 | 第63-70页 |
| ·预取缓冲区输入控制逻辑验证 | 第64-66页 |
| ·邮戳生成模块功能逻辑模拟验证 | 第66-70页 |
| ·指令邮戳机制桶型移位器功能模拟验证 | 第70页 |
| ·指令邮戳机制的系统级逻辑模拟验证 | 第70-78页 |
| ·X微处理器系统级验证平台介绍 | 第70-71页 |
| ·指令邮戳机制系统级验证方案 | 第71页 |
| ·指令邮戳机制系统级验证及模拟结果分析 | 第71-78页 |
| ·系统电路级验证 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 工作总结与展望 | 第80-82页 |
| ·工作总结 | 第80页 |
| ·工作展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 攻读硕士学位期间发表的论文 | 第83-84页 |
| 参考文献 | 第84-85页 |
