| 1 绪论 | 第1-10页 |
| ·课题的背景及意义 | 第6-8页 |
| ·课题的主要工作 | 第8-9页 |
| ·论文的结构安排 | 第9-10页 |
| 2 卷积码与Viterbi 译码算法 | 第10-21页 |
| ·前向纠错中的卷积编码 | 第10-13页 |
| ·卷积编码器 | 第10-11页 |
| ·卷积码的表示方法 | 第11-13页 |
| ·Viterbi 译码算法 | 第13-18页 |
| ·最大似然译码 | 第13-14页 |
| ·信道模型:硬判决与软判决 | 第14-15页 |
| ·Viterbi 译码过程 | 第15-18页 |
| ·Viterbi 译码性能分析和实现考虑 | 第18-21页 |
| 3 Viterbi 译码器的FPGA 设计 | 第21-42页 |
| ·Viterbi 译码器的功能说明及整体结构设计 | 第21-22页 |
| ·ACS 模块的设计 | 第22-31页 |
| ·基于一种新的流水结构的ACS 模块设计 | 第22-24页 |
| ·ACS 模块更新状态的分配 | 第24-27页 |
| ·读写地址的管理与设计 | 第27-29页 |
| ·状态路径距离的归一化处理 | 第29-31页 |
| ·BMU 模块的设计 | 第31-35页 |
| ·模块的功能说明及底层模块划分 | 第31-32页 |
| ·BMU 计算模块的结构设计 | 第32-34页 |
| ·BMU 控制模块的结构设计 | 第34-35页 |
| ·回溯译码模块的设计实现 | 第35-41页 |
| ·回溯的基本思想和方法 | 第35-39页 |
| ·回溯译码模块的硬件设计 | 第39-41页 |
| ·总结 | 第41-42页 |
| 4 Viterbi 译码器重构策略研究 | 第42-60页 |
| ·重构技术的基本概念、原理 | 第42-51页 |
| ·基本概念和设计方法学 | 第42-45页 |
| ·SRAM FPGA 重构原理 | 第45-47页 |
| ·新型动态可重构FPGA 器件(DR-FPGA)结构及原理 | 第47-50页 |
| ·重构技术的应用和性能 | 第50-51页 |
| ·Viterbi 译码器基于参数文件的重构 | 第51-55页 |
| ·参数化重构方法可行性分析 | 第51-53页 |
| ·参数的提取及对模块的修改 | 第53-54页 |
| ·参数文件的建立 | 第54-55页 |
| ·Viterbi 译码器的自适应动态重构 | 第55-59页 |
| ·自适应Viterbi 算法(AVA) | 第56-57页 |
| ·自适应动态重构策略研究 | 第57-59页 |
| ·总结 | 第59-60页 |
| 5 Viterbi 译码器的仿真、综合、实现 | 第60-69页 |
| ·Virtex ⅡPro 系列FPGA 开发平台 | 第60-63页 |
| ·芯片结构特点 | 第60-61页 |
| ·基于Virtex ⅡPro 平台的Viterbi 开发流程 | 第61-63页 |
| ·Viterbi 译码器仿真测试方法 | 第63页 |
| ·Viterbi 译码器关键模块仿真结果 | 第63-66页 |
| ·综合、布线参数及性能分析 | 第66-68页 |
| ·总结 | 第68-69页 |
| 6 结论与展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 附录:术语表 | 第74-76页 |
| 致谢 | 第76-77页 |
| 发表论文 | 第77-78页 |
| 版权说明 | 第78页 |