| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| 1．1 虚拟寄存器技术的发展及特点 | 第12-14页 |
| 1．2 虚拟寄存器技术的研究内容 | 第14-15页 |
| 1．3 本论文的组织结构 | 第15-16页 |
| 第二章 X微处理器结构特征及寄存器单元概述 | 第16-20页 |
| 2．1 X高性能微处理器结构特征 | 第16-18页 |
| 2．2 寄存器单元概述 | 第18-20页 |
| 第三章 X微处理器虚拟寄存器技术 | 第20-36页 |
| 3．1 寄存器重命名技术 | 第20-29页 |
| 3．1．1 物理寄存器的堆栈结构 | 第20-22页 |
| 3．1．2 寄存器旋转技术 | 第22-25页 |
| 3．1．3 软件流水技术 | 第25-29页 |
| 3．2 寄存器堆栈引擎(RSE)技术 | 第29-36页 |
| 3．2．1 RSE介绍 | 第29-31页 |
| 3．2．2 RSE工作方式 | 第31-32页 |
| 3．2．3 对NaT位的处理 | 第32-34页 |
| 3．2．4 RSE算法 | 第34-36页 |
| 第四章 寄存器重命名部件的设计与实现 | 第36-41页 |
| 4．1 通用寄存器重命名 | 第36-39页 |
| 4．1．1 地址运算 | 第36-38页 |
| 4．1．2 条件判断 | 第38-39页 |
| 4．2 谓词寄存器和浮点寄存器重命名 | 第39-41页 |
| 第五章 RSE部件的设计与实现 | 第41-50页 |
| 5．1 RSE部件功能分析 | 第41-43页 |
| 5．1．1 RSE部件的功能 | 第41页 |
| 5．1．2 与RSE相关的指令 | 第41-43页 |
| 5．2 RSE部件状态机设计 | 第43-44页 |
| 5．3 RSE部件结构设计 | 第44-50页 |
| 5．3．1 RSE部件总图 | 第44-46页 |
| 5．3．2 RSE主要子部件 | 第46-50页 |
| 第六章 寄存器重命名部件与RSE部件的功能验证 | 第50-57页 |
| 6．1 验证常用方法说明 | 第50-52页 |
| 6．1．1 模拟验证 | 第50-51页 |
| 6．1．2 形式验证 | 第51页 |
| 6．1．3 静态时序分析 | 第51-52页 |
| 6．l．4 FPGA仿真验证 | 第52页 |
| 6．2 功能测试码的开发与模拟验证 | 第52-57页 |
| 6．2．1 测试码的开发原则及Ski IA-64硬件模拟器介绍 | 第53-54页 |
| 6．2．2 寄存器重命名部件的功能验证及模拟 | 第54页 |
| 6．2．3 RSE部件的功能验证及模拟 | 第54-57页 |
| 第七章 一种基于映射表的RSE实现方案 | 第57-66页 |
| 7．1 实现思想 | 第57-58页 |
| 7．1．1 思想来源 | 第57页 |
| 7．1．2 寄存器重命名映射表实现方法介绍 | 第57页 |
| 7．1．3 映射表重命名思想在RSE方案中的应用 | 第57-58页 |
| 7．1．4 兼容考虑 | 第58页 |
| 7．2 总体结构 | 第58-62页 |
| 7．2．1 映射表实现的RSE | 第59-60页 |
| 7．2．2 空闲物理寄存器队列 | 第60页 |
| 7．2．3 物理寄存器的腾用 | 第60-62页 |
| 7．3 寄存器去配 | 第62-65页 |
| 7．3．1 操作系统的支持 | 第62-63页 |
| 7．3．2 编译的支持 | 第63-65页 |
| 7．4 方案评价 | 第65-66页 |
| 第八章 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 附录 攻读硕士期间发表的论文 | 第68-69页 |
| 参考文献 | 第69-70页 |