| 1 绪论 | 第1-8页 |
| ·项目背景 | 第6页 |
| ·研究内容 | 第6-7页 |
| ·作者工作 | 第7-8页 |
| 2 系统概述 | 第8-14页 |
| ·概述 | 第8页 |
| ·实时视频处理系统 | 第8-10页 |
| ·实时视频信号处理 | 第8-9页 |
| ·实时视频图像处理系统 | 第9-10页 |
| ·系统的构成 | 第10-13页 |
| ·系统性能指标 | 第13-14页 |
| 3 主处理器模块 | 第14-21页 |
| ·TI的DSP芯片 | 第14页 |
| ·TI的DSP芯片的主要特点 | 第14-16页 |
| ·TMS320C6202数字处理器 | 第16页 |
| ·芯片的工作模式 | 第16-17页 |
| ·集成开发环境Code Composer Studio | 第17-21页 |
| ·概述 | 第17-18页 |
| ·编程实例 | 第18-21页 |
| 4 存储模块 | 第21-32页 |
| ·扩展内存接口EMIF | 第21-25页 |
| ·SBSRAM | 第22页 |
| ·FLASH | 第22-25页 |
| ·扩展总线 | 第25-32页 |
| ·DMA传输 | 第25-27页 |
| ·同步FIFO器件 | 第27页 |
| ·同步FIFO与扩展总线的连接 | 第27-28页 |
| ·FIFO与CA-D6的接口 | 第28-30页 |
| ·FIFO与SAA7111的接口 | 第30-31页 |
| ·FIFO的控制 | 第31-32页 |
| 5 图像采集模块 | 第32-39页 |
| ·Dalsa CA-D6 | 第32-35页 |
| ·LVDS总线 | 第32-33页 |
| ·CA-D6的控制 | 第33-35页 |
| ·SAA7111 | 第35-39页 |
| ·I~2C总线 | 第35-37页 |
| ·SAA7111的应用 | 第37-39页 |
| 6 协处理器的设计 | 第39-51页 |
| ·CPLD／FPGA | 第39-40页 |
| ·VHDL与Maxplus2 | 第40页 |
| ·DSP+CPLD／FPGA | 第40-41页 |
| ·协处理器与主处理器的通讯 | 第41-44页 |
| ·协处理器对图像采集模块的控制 | 第44-46页 |
| ·协处理器对存储模块的控制 | 第46-47页 |
| ·FIFO的控制 | 第46-47页 |
| ·FLASH的控制 | 第47页 |
| ·控制序列机的实现 | 第47-49页 |
| ·资源竞争的解决 | 第49-50页 |
| ·辅助完成DSP的McBSP与RS232的通讯 | 第50-51页 |
| 7 系统设计中的其他问题 | 第51-53页 |
| ·高速系统的信号完整性问题 | 第51页 |
| ·电源系统设计 | 第51-53页 |
| 结束语 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-56页 |