超高速数据采集系统的时序设计与信号完整性分析
| 摘要 | 第1-3页 |
| Abstract | 第3-4页 |
| 目录 | 第4-6页 |
| 1 绪论 | 第6-8页 |
| 2 高速电路的信号完整性 | 第8-22页 |
| ·传输线 | 第8-10页 |
| ·传输线基本概念 | 第8-9页 |
| ·传输线分类 | 第9-10页 |
| ·IBIS模型模型 | 第10-15页 |
| ·IBIS模型的构成 | 第11-13页 |
| ·IBIS模型的特点 | 第13-14页 |
| ·IBIS模型的验证 | 第14-15页 |
| ·信号完整性分析 | 第15-22页 |
| ·信号完整性的定义和任务 | 第15-16页 |
| ·信号的反射 | 第16-18页 |
| ·串扰 | 第18-20页 |
| ·信号完整性分析原理与功能 | 第20-22页 |
| 3 超高速数据采集系统 | 第22-30页 |
| ·数据采集技术 | 第22-23页 |
| ·概述 | 第22-23页 |
| ·超高速数据采集系统 | 第23页 |
| ·系统简介 | 第23-25页 |
| ·系统工作原理 | 第23-24页 |
| ·系统的实现方案 | 第24-25页 |
| ·ECL电路 | 第25-28页 |
| ·ECL电路的特点 | 第25-27页 |
| ·ECL电路的接口 | 第27页 |
| ·ECL电路的匹配技术 | 第27-28页 |
| ·SPT7610简介 | 第28-30页 |
| 4 时序设计 | 第30-42页 |
| ·同步电路的时序设计 | 第30-32页 |
| ·同步电路的基本时间参数 | 第30-31页 |
| ·基本时序关系 | 第31-32页 |
| ·高速电路的同步电路时序设计 | 第32-36页 |
| ·时钟相移和传输时延对时序的影响 | 第32-34页 |
| ·时钟抖动和串扰对时序的影响 | 第34-36页 |
| ·信号完整性与时序分析 | 第36-37页 |
| ·超高速数字采集系统的时序设计 | 第37-42页 |
| ·源同步电路 | 第37-38页 |
| ·SPT7610的输出时序 | 第38-40页 |
| ·接收端的时序不等式 | 第40-42页 |
| 5 PCB设计 | 第42-58页 |
| ·高速PCB设计 | 第42页 |
| ·叠层设计 | 第42-50页 |
| ·电源层和地层的设计 | 第43-45页 |
| ·布线层的设计 | 第45-47页 |
| ·叠层的安排 | 第47-50页 |
| ·布局 | 第50-54页 |
| ·功能分区 | 第50-51页 |
| ·模拟地和数字地分割 | 第51-53页 |
| ·超高速数据采集系统的地分割 | 第53-54页 |
| ·布线 | 第54-58页 |
| ·布线的种类 | 第54-55页 |
| ·差分线的布线规则 | 第55-56页 |
| ·其它的特殊布线措施 | 第56-58页 |
| 6 超高速数据采集系统设计中的信号完整性分析 | 第58-77页 |
| ·Cadence PSD14.2 | 第58-61页 |
| ·高速PCB设计流程 | 第58-59页 |
| ·PCB Design Studio | 第59-61页 |
| ·仿真前期工作 | 第61页 |
| ·关键网络的布局前分析 | 第61-74页 |
| ·数据通道的信号完整性分析 | 第62-66页 |
| ·锁存通道的信号完整性分析 | 第66-69页 |
| ·时序防卫分析 | 第69-74页 |
| ·关键网络的布线后分析 | 第74-77页 |
| 7 结束语 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 作者攻读硕士学位期间发表或已投的论文 | 第83页 |
