| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·研究背景和意义 | 第10-11页 |
| ·国内外发展概况及趋势 | 第11-14页 |
| ·早期的控制网络 | 第11页 |
| ·分布式网络控制系统(DCS) | 第11-12页 |
| ·现场总线控制网络系统(FCS) | 第12-13页 |
| ·以太网(Ethernet) | 第13页 |
| ·工业以太网 | 第13-14页 |
| ·宽带综合数据光同步网 | 第14页 |
| ·论文研究内容及文章结构 | 第14-16页 |
| ·论文研究内容 | 第14-15页 |
| ·文章结构 | 第15-16页 |
| ·研究方法和技术路线 | 第16-17页 |
| 第2章 宽带综合数据光同步网简介 | 第17-25页 |
| ·宽带综合数据光同步网概述 | 第17-19页 |
| ·宽带综合数据光同步网的组成及各部分功能 | 第19-21页 |
| ·集中器部分 | 第19-20页 |
| ·节点系统部分 | 第20-21页 |
| ·宽带综合数据光同步网的特点 | 第21-22页 |
| ·宽带综合数据光同步网的帧结构 | 第22-24页 |
| ·用户节点到网络集中器的上行帧结构 | 第22-23页 |
| ·网络集中器到用户节点的下行帧结构 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 节点数据管理器简介 | 第25-32页 |
| ·节点数据管理器的结构 | 第25-28页 |
| ·节点解串器 | 第25-26页 |
| ·节点成串器 | 第26-28页 |
| ·节点数据管理器的功能 | 第28-29页 |
| ·节点数据管理器总线部分介绍 | 第29-31页 |
| ·总线概述 | 第29-30页 |
| ·节点数据管理器总线信号定义 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 电路设计中使用的相关开发工具 | 第32-38页 |
| ·FPGA/CPLD 概述 | 第32-34页 |
| ·Altera QuartusII 开发软件及设计流程 | 第34-35页 |
| ·VHDL/Verilog HDL 硬件描述语言 | 第35-37页 |
| ·Verilog HDL 硬件描述语言 | 第35-36页 |
| ·VHDL 硬件描述语言 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第5章 节点数据管理器硬件电路设计 | 第38-53页 |
| ·节点数据管理器概述 | 第38页 |
| ·开发电路及各模块设计 | 第38-52页 |
| ·电源模块 | 第39-43页 |
| ·FPGA 模块 | 第43-44页 |
| ·配置模块 | 第44-47页 |
| ·时钟模块 | 第47-48页 |
| ·光电模块 | 第48-49页 |
| ·解串器模块 | 第49-50页 |
| ·总线模块 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第6章 节点数据管理器内部功能模块的研究与设计 | 第53-77页 |
| ·节点解串器模块设计 | 第53-75页 |
| ·同步模块设计 | 第54-71页 |
| ·节点解串器单元设计 | 第71-75页 |
| ·锁相环模块 | 第75页 |
| ·节点成串器模块设计 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 第7章 系统板级设计与系统调试 | 第77-82页 |
| ·系统板级设计 | 第77-80页 |
| ·PCB 布局设计 | 第77-78页 |
| ·电路板稳定性设计 | 第78-79页 |
| ·电平兼容性设计 | 第79-80页 |
| ·系统测试 | 第80-82页 |
| ·硬件调试 | 第80-81页 |
| ·软件调试 | 第81-82页 |
| 结论 | 第82-84页 |
| 参考文献 | 第84-87页 |
| 攻读硕士学位期间发表的论文及获得的科研成果 | 第87-88页 |
| 致谢 | 第88-89页 |
| 详细摘要 | 第89-98页 |