| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-21页 |
| ·课题背景和意义 | 第11-13页 |
| ·嵌入式系统及其在本设计中的应用 | 第13-14页 |
| ·系统设计方案 | 第14-20页 |
| ·与PSTN 互连 | 第15-16页 |
| ·身份认证和计费管理 | 第16-19页 |
| ·话务统计 | 第19-20页 |
| ·本文研究和完成的工作内容 | 第20-21页 |
| 第2章 相关协议和标准介绍 | 第21-29页 |
| ·宽带综合数据光同步网（WIDOSNET）简介 | 第21-24页 |
| ·WIDOSNet 的特点 | 第21-22页 |
| ·WIDOSNet 帧结构 | 第22-24页 |
| ·E1 标准简介 | 第24-27页 |
| ·E1 接口的技术特点 | 第24-26页 |
| ·1 号信令简介 | 第26-27页 |
| ·时隙交换简介 | 第27页 |
| ·本章小结 | 第27-29页 |
| 第3章 SOC/SOPC 技术及NIOS II 处理器简介 | 第29-36页 |
| ·SOC/SOPC 技术 | 第29-32页 |
| ·SOC 单片系统 | 第30页 |
| ·SOPC 及其技术 | 第30-31页 |
| ·基于FPGA 和SOPC 技术的处理器 | 第31-32页 |
| ·NIOS II 软核处理器 | 第32-35页 |
| ·Nios II 嵌入式处理器简介 | 第32-33页 |
| ·Nios II 总线结构 | 第33-34页 |
| ·Nios II 处理器系统的性能特点 | 第34-35页 |
| ·Nios II IDE 及开发流程 | 第35页 |
| ·本章小结 | 第35-36页 |
| 第4章 语音中继接口硬件设计 | 第36-48页 |
| ·硬件结构概述 | 第36页 |
| ·核心芯片EP1C6Q240C8 | 第36-38页 |
| ·E1 接口芯片D526521 | 第38-42页 |
| ·D526521 特点 | 第38页 |
| ·D526521 在本设计中的应用 | 第38-42页 |
| ·FLASH 接口电路 | 第42-43页 |
| ·SDRAM 接口电路 | 第43-44页 |
| ·串行接口电路 | 第44-45页 |
| ·JTAG 接口电路 | 第45-46页 |
| ·AS 接口电路 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 实时操作系统ΜC/OS-II 的移植 | 第48-53页 |
| ·ΜC/OS-II 操作系统概述 | 第48-49页 |
| ·HAL 系统库 | 第49-51页 |
| ·基于NIOS II 的ΜC/OS-II 的实时操作系统 | 第51-52页 |
| ·ΜC/OS-II 操作系统的移植条件 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第6章 FPGA 中继处理单元设计 | 第53-65页 |
| ·处理单元总体设计 | 第54-55页 |
| ·处理单元结构 | 第54-55页 |
| ·处理单元工作原理 | 第55页 |
| ·串并转换模块 | 第55-57页 |
| ·进行串并转换的必要性 | 第55页 |
| ·串并转换的实现及仿真 | 第55-57页 |
| ·并串转换模块 | 第57-58页 |
| ·进行并串转换的必要性 | 第57页 |
| ·并串转换实现及仿真结果 | 第57-58页 |
| ·双端口RAM 模块 | 第58页 |
| ·时序逻辑 | 第58-61页 |
| ·控制逻辑 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 第7章 SOPC 系统设计 | 第65-69页 |
| ·建立系统模块 | 第65-67页 |
| ·系统配置及生成 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第8章 PCB 板制作及系统调试 | 第69-72页 |
| ·PCB 板制作 | 第69-70页 |
| ·系统调试 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文和获得的科研成果 | 第77-78页 |
| 致谢 | 第78-79页 |
| 详细摘要 | 第79-88页 |