| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-8页 |
| 1 绪 论 | 第8-13页 |
| ·ASIC 系统逻辑仿真问题的提出 | 第8-9页 |
| ·ASIC 系统的逻辑验证 | 第8页 |
| ·软件仿真(Simulation) | 第8-9页 |
| ·原型验证(Prototyping) | 第9页 |
| ·逻辑仿真(Emulation) | 第9页 |
| ·基于多 FPGA 的逻辑仿真系统 | 第9-10页 |
| ·国内外关于多 FPGA 逻辑仿真系统的研究现状 | 第10-11页 |
| ·目前多 FPGA 系统存在的问题 | 第11页 |
| ·本文研究的目的和研究内容 | 第11-13页 |
| 2 现有逻辑仿真系统方案及分析 | 第13-18页 |
| ·构成逻辑仿真系统的三种方案 | 第13-15页 |
| ·基于微处理器的逻辑仿真系统 | 第13页 |
| ·基于单片 FPGA 的逻辑仿真系统 | 第13-14页 |
| ·基于多 FPGA 逻辑仿真系统 | 第14-15页 |
| ·多 FPGA 系统的关键技术概述 | 第15-16页 |
| ·拓扑结构 | 第15页 |
| ·逻辑分割 | 第15页 |
| ·布线(路由选择) | 第15页 |
| ·时钟管理 | 第15-16页 |
| ·配置方案 | 第16页 |
| ·现有多 FPGA 系统介绍 | 第16-18页 |
| 3 多 FPGA 系统关键技术 | 第18-35页 |
| ·多 FPGA 系统的拓扑结构 | 第18-21页 |
| ·网格(Mesh)型拓扑结构 | 第18-19页 |
| ·交叉开关型(crossbar)拓扑结构 | 第19页 |
| ·总线结构的拓扑关系 | 第19-20页 |
| ·拓扑结构分析 | 第20-21页 |
| ·逻辑分割 | 第21-24页 |
| ·逻辑分割和映射 | 第21-22页 |
| ·逻辑分割算法 | 第22-23页 |
| ·Kernighan-Lin 算法原理 | 第23-24页 |
| ·Fiduccia-Matthesys 算法原理 | 第24页 |
| ·时钟同步 | 第24-28页 |
| ·基于时钟树的时钟同步 | 第24-25页 |
| ·基于时钟传递的时钟同步 | 第25-26页 |
| ·基于 FPGA 内部时钟模块的时钟同步 | 第26-27页 |
| ·混合方式时钟同步 | 第27-28页 |
| ·多 FPGA 系统的配置方案 | 第28-35页 |
| ·Platform Flash PROM XCF32P 芯片介绍 | 第28-31页 |
| ·XCF32P 配置 4 片 FPGA | 第31-35页 |
| 4 多 FPGA 系统平台设计 | 第35-51页 |
| ·多 FPGA 系统平台介绍 | 第35页 |
| ·芯片选型 | 第35-36页 |
| ·系统原理图设计 | 第36-47页 |
| ·电源模块 | 第37-38页 |
| ·时钟源和时钟同步管理模块 | 第38-40页 |
| ·配置模块 | 第40-44页 |
| ·FPGA 阵列模块 | 第44-47页 |
| ·系统 PCB 设计 | 第47-51页 |
| ·等长匹配 | 第47-49页 |
| ·电源网络 | 第49-51页 |
| 5 多 FPGA 系统性能分析和总结 | 第51-54页 |
| ·多 FPGA 系统平台性能分析 | 第51-52页 |
| ·设计总结 | 第52-54页 |
| 6 总结与展望 | 第54-56页 |
| ·总结 | 第54页 |
| ·展望 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 附录:作者在攻读学位期间发表的论文目录 | 第60页 |