VTR流程中布线资源图生成技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.2.1 国外研究现状 | 第14-15页 |
| 1.2.2 国内研究现状 | 第15页 |
| 1.3 研究意义 | 第15页 |
| 1.4 研究内容及安排 | 第15-17页 |
| 第二章 FPGA知识介绍 | 第17-27页 |
| 2.1 FPGA概述 | 第17-20页 |
| 2.1.1 FPGA基本逻辑单元CLB | 第17-19页 |
| 2.1.2 FPGA输入/输出单元 | 第19页 |
| 2.1.3 FPGA可编程布线资源 | 第19-20页 |
| 2.2 FPGA基本概念介绍 | 第20-26页 |
| 2.2.1 FPGA开发流程 | 第20-23页 |
| 2.2.2 Xilinx芯片信息描述 | 第23-25页 |
| 2.2.3 布线资源图介绍 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 FPGA芯片的结构化描述 | 第27-43页 |
| 3.1 芯片的总体信息 | 第28-31页 |
| 3.1.1 芯片的大小 | 第28-29页 |
| 3.1.2 芯片的工艺 | 第29-30页 |
| 3.1.3 空域分布 | 第30-31页 |
| 3.2 可编程开关信息 | 第31-32页 |
| 3.3 布线资源信息 | 第32-35页 |
| 3.4 逻辑单元信息 | 第35-42页 |
| 3.4.1 IOB | 第36-37页 |
| 3.4.2 CLB | 第37-38页 |
| 3.4.3 BRAM | 第38-40页 |
| 3.4.4 DSP | 第40-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 布线资源图生成关键技术 | 第43-69页 |
| 4.1 软件工作流程 | 第43-44页 |
| 4.2 芯片建模信息处理 | 第44-55页 |
| 4.2.1 互连线的处理 | 第44-47页 |
| 4.2.2 空域的处理 | 第47-49页 |
| 4.2.3 XML文件的读取 | 第49-51页 |
| 4.2.4 逻辑块的处理 | 第51-53页 |
| 4.2.5 布线资源图数据结构 | 第53-55页 |
| 4.3 生成布线资源图 | 第55-63页 |
| 4.3.1 VPR布线资源图生成 | 第56-59页 |
| 4.3.2 布线资源图的扩展 | 第59-62页 |
| 4.3.3 布线资源图的检验 | 第62-63页 |
| 4.4 位流生成 | 第63-67页 |
| 4.4.1 XDL文件合成 | 第63-66页 |
| 4.4.2 调用工具生成位流 | 第66-67页 |
| 4.5 本章小结 | 第67-69页 |
| 第五章 功能验证及实验结果分析 | 第69-77页 |
| 5.1 软件平台搭建 | 第69-71页 |
| 5.2 实验结果及分析 | 第71-75页 |
| 5.3 本章小结 | 第75-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 本文工作总结 | 第77页 |
| 6.2 未来工作展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83-85页 |
| 作者简介 | 第85-86页 |
