| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第1章 绪论 | 第7-13页 |
| 1.1 图像传感器概述 | 第7-8页 |
| 1.2 全局曝光CMOS图像传感器的发展现状 | 第8-11页 |
| 1.3 选题的目的和意义 | 第11页 |
| 1.4 本文的内容安排 | 第11-13页 |
| 第2章 全局曝光CMOS图像传感器架构 | 第13-25页 |
| 2.1 电子快门曝光模式 | 第13-15页 |
| 2.2 CMOS图像传感器的读出方式 | 第15页 |
| 2.3 全局曝光像素结构 | 第15-19页 |
| 2.3.1 5T全局曝光像素 | 第15-16页 |
| 2.3.2 7T全局曝光像素 | 第16-17页 |
| 2.3.3 电压域全局曝光像素 | 第17-18页 |
| 2.3.4 8T全局曝光像素 | 第18-19页 |
| 2.4 CMOS图像传感器ADC | 第19-21页 |
| 2.4.1 芯片级ADC | 第19-20页 |
| 2.4.2 像素级ADC | 第20页 |
| 2.4.3 列级ADC | 第20-21页 |
| 2.5 CMOS图像传感器架构 | 第21-23页 |
| 2.6 本章小结 | 第23-25页 |
| 第3章 全局曝光CMOS图像传感器像素研究 | 第25-45页 |
| 3.1 像作基本原理 | 第25-26页 |
| 3.2 CMOS图像传感器像素的性能参数 | 第26-27页 |
| 3.3 全局曝光像素设计 | 第27-42页 |
| 3.3.1 像素结构选择 | 第27-28页 |
| 3.3.2 像素工作时序说明 | 第28-29页 |
| 3.3.3 8T像素结构噪声分析 | 第29-33页 |
| 3.3.4 像素设计指标 | 第33页 |
| 3.3.5 像素具体设计 | 第33-38页 |
| 3.3.6 仿真结果 | 第38-40页 |
| 3.3.7 8T全局曝光像素版图设计 | 第40-42页 |
| 3.3.8 8T全局曝光像素版图 | 第42页 |
| 3.4 本章小结 | 第42-45页 |
| 第4章 基于数字域相关双采样列级单斜ADC设计 | 第45-65页 |
| 4.1 数字域相关双采样技术 | 第45-46页 |
| 4.2 数字域相关双采样单斜ADC设计及工作原理 | 第46-50页 |
| 4.2.1 数字域相关双采样列级单斜ADC总体设计 | 第46-48页 |
| 4.2.2 数字域相关双采样列级单斜ADC工作原理 | 第48-50页 |
| 4.3 比较器设计 | 第50-53页 |
| 4.3.1 比较器特性分析 | 第50-51页 |
| 4.3.2 比较器设计 | 第51-53页 |
| 4.4 斜坡发生器的设计 | 第53-59页 |
| 4.4.1 DAC的选型与原理分析 | 第53-55页 |
| 4.4.2 非理想因素分析 | 第55-58页 |
| 4.4.3 DAC单位电容总数 | 第58页 |
| 4.4.4 DAC单位电容值 | 第58-59页 |
| 4.5 单位增益缓冲器的设计 | 第59-62页 |
| 4.5.1 单位增益缓冲器设计指标 | 第60-61页 |
| 4.5.2 单位增益器仿真结果 | 第61页 |
| 4.5.3 斜坡发生器仿真结果 | 第61-62页 |
| 4.6 列级ADC的仿真验证 | 第62-63页 |
| 4.7 本章小结 | 第63-65页 |
| 第5章 全局曝光CMOS图像传感器芯片总体实现 | 第65-71页 |
| 5.1 总体时序设计说明 | 第65-67页 |
| 5.2 全局曝光CMOS图像传感器芯片 | 第67-69页 |
| 5.2.1 全局曝光CMOS图像传感器芯片设计 | 第67-68页 |
| 5.2.2 全局曝光CMOS图像传感器芯片版图 | 第68页 |
| 5.2.3 全局曝光CMOS图像传感器芯片性能总结 | 第68-69页 |
| 5.3 本章小结 | 第69-71页 |
| 第6章 总结和展望 | 第71-73页 |
| 6.1 工作总结 | 第71页 |
| 6.2 后续工作展望 | 第71-73页 |
| 参考文献 | 第73-79页 |
| 发表论文和参加科研情况说明 | 第79-81页 |
| 致谢 | 第81页 |
