| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第13-24页 |
| 1.1 课题背景 | 第13-15页 |
| 1.2 可重构计算 | 第15-21页 |
| 1.2.1 可重构计算的定义 | 第15-16页 |
| 1.2.2 三种计算模式比较(ASIC、可重构、微处理器计算模式) | 第16-18页 |
| 1.2.3 可重构计算分类 | 第18-21页 |
| 1.3 课题来源 | 第21-22页 |
| 1.4 论文组织结构 | 第22-24页 |
| 第2章 可重构处理器核架构 | 第24-38页 |
| 2.1 系统整体架构及其工作方式 | 第24-26页 |
| 2.2 可重构专用处理器核 | 第26-35页 |
| 2.2.1 主控制器 | 第26-29页 |
| 2.2.2 重构控制器 | 第29-30页 |
| 2.2.3 存储器 | 第30-31页 |
| 2.2.4 可重构计算阵列 | 第31-34页 |
| 2.2.5 DMA | 第34-35页 |
| 2.3 重构实现流程 | 第35-38页 |
| 第3章 基于RASP的FIR算法设计 | 第38-54页 |
| 3.1 FIR数字滤波器 | 第38-39页 |
| 3.2 资源分析 | 第39-43页 |
| 3.2.1 内存资源 | 第39-40页 |
| 3.2.2 运算资源 | 第40-43页 |
| 3.2.2.1 复数乘法器 | 第40-42页 |
| 3.2.2.2 复数加法器 | 第42-43页 |
| 3.3 FIR控制器功能设计 | 第43-53页 |
| 3.3.1 复数FIR控制器 | 第43-49页 |
| 3.3.1.1 控制模块 | 第44-47页 |
| 3.3.1.2 地址产生单元 | 第47页 |
| 3.3.1.3 运算模块——复数乘累加器 | 第47-48页 |
| 3.3.1.4 选择器 | 第48-49页 |
| 3.3.2 实数FIR控制器 | 第49-53页 |
| 3.3.2.1 控制模块 | 第50-51页 |
| 3.3.2.2 地址产生单元 | 第51-52页 |
| 3.3.2.3 运算模块——实数乘累加器 | 第52-53页 |
| 3.4 小结 | 第53-54页 |
| 第4章 基于RASP的多普勒FIR滤波器组设计 | 第54-65页 |
| 4.1 多普勒FIR滤波器组 | 第54-55页 |
| 4.2 多普勒FIR控制器功能设计 | 第55-64页 |
| 4.2.1 复数多普勒设计 | 第55-60页 |
| 4.2.1.1 数据搬运 | 第56-57页 |
| 4.2.1.2 控制模块 | 第57-59页 |
| 4.2.1.3 地址产生单元 | 第59页 |
| 4.2.1.4 运算模块 | 第59页 |
| 4.2.1.5 选择器 | 第59-60页 |
| 4.2.2 实数多普勒设计 | 第60-64页 |
| 4.2.2.1 数据搬运 | 第61页 |
| 4.2.2.2 控制模块 | 第61-62页 |
| 4.2.2.3 地址产生单元 | 第62-64页 |
| 4.2.2.4 运算模块 | 第64页 |
| 4.3 小结 | 第64-65页 |
| 第5章 仿真验证与实验结果 | 第65-76页 |
| 5.1 仿真验证 | 第65-70页 |
| 5.1.1 UVM验证 | 第65-67页 |
| 5.1.2 FPGA验证 | 第67-70页 |
| 5.2 实验结果 | 第70-75页 |
| 5.2.1 功能性验证 | 第71-72页 |
| 5.2.2 设计覆盖率 | 第72-73页 |
| 5.2.3 并行化分析 | 第73-75页 |
| 5.3 小结 | 第75-76页 |
| 第6章 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76-77页 |
| 6.2 工作展望 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 硕士期间参与的项目与主要成果 | 第82-83页 |
| 致谢 | 第83-84页 |