可配置专用处理核主控制器设计及实现
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 课题背景 | 第13-17页 |
| 1.1.1 可重构计算基本概念 | 第13-14页 |
| 1.1.2 可重构多核片上系统体系结构 | 第14-15页 |
| 1.1.3 可重构处理器 | 第15-16页 |
| 1.1.4 硬件加速基本概念 | 第16-17页 |
| 1.2 课题来源 | 第17-18页 |
| 1.3 论文研究内容和组织结构 | 第18-19页 |
| 第二章 RASP核整体架构概述 | 第19-30页 |
| 2.1 RASP核功能概述及系统架构 | 第19-21页 |
| 2.2 RASP核调度管理方法 | 第21-27页 |
| 2.2.1 RASP核工作方式 | 第21页 |
| 2.2.2 DSP核对RASP核的配置及管理 | 第21-27页 |
| 2.3 RASP核重构实现方法 | 第27-28页 |
| 2.4 本章小结 | 第28-30页 |
| 第三章 RASP核主控制器设计 | 第30-62页 |
| 3.1 主控制器功能概述 | 第30页 |
| 3.2 寄存器描述 | 第30-45页 |
| 3.3 主控制器状态机详述 | 第45-48页 |
| 3.4 RASP核工作方式及运行流程 | 第48-59页 |
| 3.4.1 从模式 | 第48-50页 |
| 3.4.2 主模式 | 第50-53页 |
| 3.4.3 调试模式 | 第53-59页 |
| 3.5 存储分配 | 第59-60页 |
| 3.6 本章小结 | 第60-62页 |
| 第四章 基于验证平台的性能分析 | 第62-77页 |
| 4.1 验证平台简介 | 第62-66页 |
| 4.1.1 RTL级验证平台 | 第62-63页 |
| 4.1.2 FPGA平台 | 第63-66页 |
| 4.2 并行处理数据的测试及分析 | 第66-76页 |
| 4.2.1 并行处理数据的必要性和实现方法 | 第66-67页 |
| 4.2.2 并行化处理数据测试 | 第67-76页 |
| 4.3 本章小结 | 第76-77页 |
| 第五章 总结与展望 | 第77-79页 |
| 5.1 全文总结 | 第77页 |
| 5.2 工作展望 | 第77-79页 |
| 参考文献 | 第79-84页 |
| 攻读硕士学位期间的工作和成果 | 第84-85页 |
| 致谢 | 第85-86页 |
