| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第16-20页 |
| 1.1 时间数字转换器的研究背景以及意义 | 第16-17页 |
| 1.2 时间数字转换器的发展与现状 | 第17-18页 |
| 1.3 论文的主要研究内容及贡献 | 第18-19页 |
| 1.4 论文内容安排 | 第19-20页 |
| 第2章 时间数字转换器概述 | 第20-36页 |
| 2.1 时间数字转换器的基本原理 | 第20-21页 |
| 2.2 时间数字转换器的性能指标 | 第21-24页 |
| 2.2.1 时间分辨率 | 第21页 |
| 2.2.2 非线性 | 第21-22页 |
| 2.2.3 精度 | 第22页 |
| 2.2.4 采样率 | 第22页 |
| 2.2.5 量化误差 | 第22-23页 |
| 2.2.6 动态范围 | 第23页 |
| 2.2.7 SNDR和ENOB | 第23-24页 |
| 2.3 模拟类TDC | 第24-25页 |
| 2.4 数字类TDC | 第25-35页 |
| 2.4.1 基于延时链的TDC | 第25-29页 |
| 2.4.2 基于环形振荡器的TDC | 第29-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第3章 延时锁定环概述 | 第36-44页 |
| 3.1 延时锁定环基本原理以及性能指标 | 第37-38页 |
| 3.1.1 延时锁定环基本原理 | 第37页 |
| 3.1.2 延时锁定环性能指标 | 第37-38页 |
| 3.2 延时锁定环的线性模型和抖动分析 | 第38-40页 |
| 3.3 延时锁定环的噪声分析 | 第40-41页 |
| 3.4 延时锁定环的非理想效应分析 | 第41-42页 |
| 3.4.1 延时单元的失配 | 第41-42页 |
| 3.4.2 静态相位误差 | 第42页 |
| 3.5 本章小结 | 第42-44页 |
| 第4章 基于延时锁定环的宽动态范围时间数字转换器的原理图设计 | 第44-82页 |
| 4.1 系统框架设计 | 第44-49页 |
| 4.1.1 TDC的应用背景及设计指标 | 第44-45页 |
| 4.1.2 反相器延时的数学模型及仿真分析 | 第45-47页 |
| 4.1.3 本文采用的TDC的系统架构 | 第47-49页 |
| 4.2 延时锁定环的原理仿真 | 第49-65页 |
| 4.2.1 鉴频鉴相器的原理仿真 | 第51-53页 |
| 4.2.2 电荷泵的原理仿真 | 第53-59页 |
| 4.2.3 压控延时链的原理仿真 | 第59-62页 |
| 4.2.4 环路仿真结果 | 第62-65页 |
| 4.3 多级内插的时间数字转换器的仿真设计 | 第65-80页 |
| 4.3.1 同步计数器的原理仿真 | 第66页 |
| 4.3.2 粗量化内插单元的原理仿真 | 第66-68页 |
| 4.3.3 同步电路的原理仿真 | 第68-71页 |
| 4.3.4 细量化内插单元的原理仿真 | 第71-74页 |
| 4.3.5 计数器结果校准电路的仿真设计 | 第74-80页 |
| 4.4 本章小结 | 第80-82页 |
| 第5章 时间数字转换器的版图设计与后仿真 | 第82-96页 |
| 5.1 版图设计基本步骤 | 第82-83页 |
| 5.2 版图设计中的注意事项 | 第83-86页 |
| 5.2.1 版图的匹配性设计 | 第83-84页 |
| 5.2.2 闩锁效应 | 第84-85页 |
| 5.2.3 ESD保护 | 第85-86页 |
| 5.3 TDC版图设计及后仿真结果 | 第86-95页 |
| 5.3.1 延时锁定环版图设计及后仿真 | 第86-89页 |
| 5.3.2 同步计数器版图及后仿真结果 | 第89-90页 |
| 5.3.3 粗量化器和同步电路版图设计及后仿真 | 第90-91页 |
| 5.3.4 细量化器版图设计及后仿真 | 第91-93页 |
| 5.3.5 TDC整体版图设计与后仿真 | 第93-95页 |
| 5.4 本章小结 | 第95-96页 |
| 第6章 总结与展望 | 第96-98页 |
| 6.1 工作总结 | 第96页 |
| 6.2 未来展望 | 第96-98页 |
| 参考文献 | 第98-106页 |
| 致谢 | 第106-108页 |
| 攻读硕士期间主要成果 | 第108页 |