脉冲发生器时钟模块与输出模块设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 脉冲相关技术国内外发展现状 | 第11-12页 |
| 1.3 本文的主要任务与结构 | 第12-15页 |
| 1.3.1 主要完成任务 | 第12-13页 |
| 1.3.2 论文结构 | 第13-15页 |
| 第二章 总体方案设计 | 第15-26页 |
| 2.1 脉冲时钟模块方案设计 | 第15-18页 |
| 2.1.1 总体方案设计 | 第15-17页 |
| 2.1.2 关键技术分析 | 第17-18页 |
| 2.2 脉冲输出模块方案设计 | 第18-25页 |
| 2.2.1 相关参数定义 | 第18-19页 |
| 2.2.2 输出功能与调理技术分析 | 第19-22页 |
| 2.2.3 总体方案设计 | 第22-25页 |
| 2.2.4 技术难点分析 | 第25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 硬件电路设计 | 第26-56页 |
| 3.1 脉冲时钟模块电路设计 | 第26-32页 |
| 3.1.1 时钟产生单元电路 | 第26-29页 |
| 3.1.2 外部调理电路设计 | 第29-31页 |
| 3.1.3 外时基倍频电路 | 第31-32页 |
| 3.2 脉冲输出模块电路设计 | 第32-52页 |
| 3.2.1 控制电路设计 | 第33-37页 |
| 3.2.2 接收与偏移电路设计 | 第37-41页 |
| 3.2.3 脉冲预放大电路设计 | 第41-44页 |
| 3.2.4 幅度/偏移控制电路设计 | 第44-49页 |
| 3.2.5 沿切换与输出模式选择电路设计 | 第49-52页 |
| 3.3 电路可靠性设计 | 第52-54页 |
| 3.4 电路板布局布线与匹配设计 | 第54-55页 |
| 3.5 本章小结 | 第55-56页 |
| 第四章 电路输出模块校准设计 | 第56-68页 |
| 4.1 脉冲调理输出模块误差分析 | 第56-58页 |
| 4.2 通道校准 | 第58-63页 |
| 4.2.1 常用校准方法 | 第59-60页 |
| 4.2.2 通道校准方法 | 第60-63页 |
| 4.3 校准流程 | 第63-67页 |
| 4.4 本章小结 | 第67-68页 |
| 第五章 电路调试与测试结果 | 第68-77页 |
| 5.1 电路调试与分析 | 第68-72页 |
| 5.1.1 电源模块调试与分析 | 第68页 |
| 5.1.2 时钟模块电路调试与分析 | 第68-70页 |
| 5.1.3 输出模块电路调试与分析 | 第70-72页 |
| 5.2 项目指标测试 | 第72-76页 |
| 5.2.1 幅度测试 | 第73-74页 |
| 5.2.2 电平测试 | 第74-75页 |
| 5.2.3 脉冲沿 1.6ns测试 | 第75-76页 |
| 5.3 本章小结 | 第76-77页 |
| 第六章 结束语 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 攻硕期间取得的科研成果 | 第81-82页 |
| 附录 | 第82-83页 |
