基于DSP和FPGA的幅相接收机设计及实现研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 引言 | 第8-16页 |
| ·背景 | 第8页 |
| ·项目实用价值 | 第8-9页 |
| ·国内外研究动态 | 第9-15页 |
| ·项目目标及论文内容 | 第15-16页 |
| 第二章 幅相接收机的系统原理 | 第16-37页 |
| ·宽带双混频双正交微波幅相测试系系统原理 | 第16-26页 |
| ·系统总体参数设置 | 第19-20页 |
| ·系统微波部分设计 | 第20-23页 |
| ·系统误差分析 | 第23-26页 |
| ·中频数字化幅相接收机原理 | 第26-37页 |
| ·中频信号放大滤波电路设计 | 第27-30页 |
| ·数字信号处理算法 | 第30-37页 |
| 第三章 基于DSP 和FPGA 的技术实现 | 第37-77页 |
| ·数据采集模块 | 第37-43页 |
| ·模拟信号输入 | 第40页 |
| ·参考电压模式 | 第40-41页 |
| ·采样时钟输入 | 第41页 |
| ·芯片功耗控制 | 第41-42页 |
| ·数据输出格式 | 第42-43页 |
| ·FPGA 模块 | 第43-58页 |
| ·FPGA 内部模块功能划分 | 第44页 |
| ·数字中频系统器件之间的接口 | 第44-45页 |
| ·温补晶振的指标 | 第45-46页 |
| ·模块组成 | 第46-47页 |
| ·DSP 与FPGA 的交互 | 第47-49页 |
| ·FPGA 内置异步FIFO 数据缓冲器的设计 | 第49-52页 |
| ·AD 的逻辑控制及内部寄存器的设计 | 第52-58页 |
| ·DSP 模块 | 第58-69页 |
| ·时钟发生电路 | 第59-60页 |
| ·中断控制 | 第60-61页 |
| ·CPU 中断控制位 | 第61-62页 |
| ·中断处理流程 | 第62页 |
| ·存储器映射 | 第62-63页 |
| ·Primary－Bus 应用 | 第63-64页 |
| ·Boot Loader 功能 | 第64页 |
| ·模式选择 | 第64页 |
| ·程序加载流程 | 第64-65页 |
| ·JTAG 仿真接口 | 第65-66页 |
| ·存储器扩展 | 第66-69页 |
| ·DSP 系统工作模式设置 | 第69页 |
| ·以太网模块 | 第69-70页 |
| ·系统调试 | 第70-77页 |
| ·DSP 软件特点 | 第71-75页 |
| ·调试运行 | 第75-77页 |
| 第四章 试验结果 | 第77-81页 |
| ·系统组成 | 第77-78页 |
| ·幅度线性度测量 | 第78-79页 |
| ·相位线性度 | 第79-80页 |
| ·随机误差 | 第80-81页 |
| 第五章 总结 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-84页 |
