| 摘要 | 第10-11页 |
| 英文摘要 | 第11页 |
| 第1章 概述 | 第12-16页 |
| 1.1 课题背景及意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.3 本论文的研究内容 | 第14页 |
| 1.4 本论文的内容安排 | 第14-16页 |
| 第2章 数据采集及通信系统相关技术背景 | 第16-28页 |
| 2.1 信号采样原理 | 第16-19页 |
| 2.2 通信网络拓扑结构 | 第19-22页 |
| 2.2.1 星型结构 | 第19-20页 |
| 2.2.2 总线型结构 | 第20页 |
| 2.2.3 环形结构 | 第20-21页 |
| 2.2.4 网状结构 | 第21-22页 |
| 2.3 FPGA技术 | 第22-26页 |
| 2.3.1 工作原理 | 第22页 |
| 2.3.2 FPGA的优势 | 第22页 |
| 2.3.3 FPGA的开发工具——QuarterⅡ | 第22-24页 |
| 2.3.4 FPGA的设计流程 | 第24-26页 |
| 2.4 Avalon总线 | 第26-28页 |
| 2.4.1 总线接口分类 | 第27页 |
| 2.4.2 Avalon总线特点 | 第27-28页 |
| 第3章 系统硬件设计 | 第28-42页 |
| 3.1 系统设计框图 | 第28-29页 |
| 3.2 芯片选型 | 第29-30页 |
| 3.3 核心模块部分 | 第30-33页 |
| 3.3.1 DDR | 第31-32页 |
| 3.3.2 Flash | 第32-33页 |
| 3.3.3 FPGA配置模块 | 第33页 |
| 3.4 时钟部分 | 第33-35页 |
| 3.5 电源部分 | 第35-36页 |
| 3.6 采集模块部分 | 第36-38页 |
| 3.6.1 模拟信号 | 第36-38页 |
| 3.6.2 数字信号 | 第38页 |
| 3.7 光模块接口 | 第38-39页 |
| 3.8 PCB板展示 | 第39-41页 |
| 3.9 设计过程中主要的问题 | 第41-42页 |
| 3.9.1 信号隔离问题 | 第41页 |
| 3.9.2 FPGA管脚分配问题 | 第41-42页 |
| 第4章 系统软件设计 | 第42-62页 |
| 4.1 软件总体设计概述 | 第42-43页 |
| 4.2 数据采集模块设计 | 第43-48页 |
| 4.2.1 时钟域划分 | 第43页 |
| 4.2.2 采样模块 | 第43-48页 |
| 4.3 内部总线通信设计 | 第48-52页 |
| 4.3.1 总线配置 | 第48-49页 |
| 4.3.2 HPS部分 | 第49页 |
| 4.3.3 内部通信模块 | 第49-52页 |
| 4.4 外部组网通信设计 | 第52-59页 |
| 4.4.1 通信机制 | 第52-53页 |
| 4.4.2 高速串行收发器IP核 | 第53-54页 |
| 4.4.3 模块接口定义 | 第54-55页 |
| 4.4.4 数据收发模块中链路切换功能实现 | 第55-59页 |
| 4.5 测试结果 | 第59-62页 |
| 4.5.1 测试平台搭建 | 第59页 |
| 4.5.2 测试步骤及结果 | 第59-62页 |
| 第5章 总结与展望 | 第62-64页 |
| 5.1 研究总结 | 第62-63页 |
| 5.2 展望 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 附件 | 第68页 |