| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第8-15页 |
| 1.1 研究的背景及意义 | 第8-9页 |
| 1.2 国内外光幕测试技术的发展现状 | 第9-13页 |
| 1.2.1 靶场测试技术的发展 | 第9-11页 |
| 1.2.2 激光光幕靶的发展概述 | 第11-13页 |
| 1.3 主要技术指标 | 第13页 |
| 1.4 主要研究内容及论文安排 | 第13-15页 |
| 2 编码式光敏阵列方案设计 | 第15-26页 |
| 2.1 光幕靶光电效应分析 | 第15-17页 |
| 2.2 整体方案设计 | 第17-18页 |
| 2.3 系统电路设计 | 第18-19页 |
| 2.3.1 整体电路结构 | 第18页 |
| 2.3.2 信号转换 | 第18-19页 |
| 2.4 结构优化设计 | 第19-21页 |
| 2.5 基本性能实验验证 | 第21-25页 |
| 2.5.1 器件选型 | 第21-23页 |
| 2.5.2 响应时间分析 | 第23页 |
| 2.5.3 响应时间实验验证 | 第23-24页 |
| 2.5.4 信号转换实验验证 | 第24-25页 |
| 2.6 本章小结 | 第25-26页 |
| 3 着靶坐标算法研究 | 第26-36页 |
| 3.1 光敏探测器件的放置和编号 | 第26-27页 |
| 3.2 着靶坐标测量公式推导 | 第27-35页 |
| 3.3 本章小结 | 第35-36页 |
| 4 电路设计 | 第36-48页 |
| 4.1 电路模型设计 | 第36-37页 |
| 4.2 信号采集电路设计 | 第37-42页 |
| 4.2.1 光敏阵列电路设计 | 第37-38页 |
| 4.2.2 CPLD电路设计 | 第38-40页 |
| 4.2.3 JTAG接口电路设计 | 第40页 |
| 4.2.4 电源电路设计 | 第40-41页 |
| 4.2.5 级联接口 | 第41页 |
| 4.2.6 整体电路的PCB板 | 第41-42页 |
| 4.3 基于QuartusⅡ的CPLD内部逻辑设计 | 第42-46页 |
| 4.3.1 信号的并行输入 | 第43-44页 |
| 4.3.2 信号的锁存及串行输出 | 第44-45页 |
| 4.3.3 时序仿真 | 第45-46页 |
| 4.4 信号处理电路设计 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 5 实验及误差分析 | 第48-63页 |
| 5.1 电路板调试 | 第48-54页 |
| 5.1.1 单模块电路板调试 | 第48-51页 |
| 5.1.2 编码输出验证实验 | 第51-53页 |
| 5.1.3 级联电路板形成光敏阵列 | 第53-54页 |
| 5.2 室内测试实验 | 第54-56页 |
| 5.2.1 着靶坐标测试实验 | 第54-55页 |
| 5.2.2 速度测试实验 | 第55-56页 |
| 5.3 靶场测试试验 | 第56-59页 |
| 5.4 误差分析 | 第59-62页 |
| 5.4.1 入射角对信号接收的影响 | 第59-60页 |
| 5.4.2 结构调整误差分析 | 第60-62页 |
| 5.5 本章小结 | 第62-63页 |
| 6 结论与展望 | 第63-66页 |
| 6.1 结论 | 第63-64页 |
| 6.2 存在的问题及展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-72页 |
| 附录 | 第72-75页 |