深度学习算法可重构加速器关键技术研究
| 摘要 | 第10-11页 |
| Abstract | 第11页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 课题研究背景 | 第12-14页 |
| 1.2 课题研究内容 | 第14-16页 |
| 1.3 论文结构 | 第16-17页 |
| 第二章 深度学习算法分析 | 第17-24页 |
| 2.1 深度学习算法理论 | 第17-21页 |
| 2.1.1 DBN(深度信念网络) | 第17-19页 |
| 2.1.2 SAE(层叠自动编码器) | 第19-20页 |
| 2.1.3 CNN(卷积神经网络) | 第20-21页 |
| 2.2 深度学习算法执行特征 | 第21-23页 |
| 2.2.1 深度学习算法流程分析 | 第21-22页 |
| 2.2.2 深度学习算法操作要素分析 | 第22-23页 |
| 2.2.3 深度学习算法加速方法分析 | 第23页 |
| 2.3 本章小结 | 第23-24页 |
| 第三章 深度学习算法定制处理器体系结构 | 第24-35页 |
| 3.1 SVP-DL结构框架 | 第24-28页 |
| 3.1.1 标量处理器 | 第25-26页 |
| 3.1.2 向量处理器 | 第26-28页 |
| 3.2 SVP-DL指令系统设计 | 第28-32页 |
| 3.2.1 SVP-DL的数据存储结构 | 第28页 |
| 3.2.2 SVP-DL的数据表示 | 第28页 |
| 3.2.3 SVP-DL的寻址方式 | 第28-29页 |
| 3.2.4 SVP-DL的指令格式 | 第29-31页 |
| 3.2.5 SVP-DL的指令操作 | 第31-32页 |
| 3.3 SVP-DL工作流程 | 第32-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第四章 深度学习算法定制处理器的设计 | 第35-49页 |
| 4.1 标量处理器的设计与实现 | 第35-39页 |
| 4.1.1 指令存储器实现 | 第35-36页 |
| 4.1.2 指令流水线实现 | 第36-38页 |
| 4.1.3 HOST通信接口 | 第38-39页 |
| 4.2 向量处理器的设计与实现 | 第39-48页 |
| 4.2.1 向量寄存器文件 | 第40-41页 |
| 4.2.2 广播部件Broadcast | 第41页 |
| 4.2.3 累加求和部件SUM | 第41-42页 |
| 4.2.4 计算单元 | 第42页 |
| 4.2.5 存储控制器部件 | 第42-43页 |
| 4.2.6 外部存储器接口 | 第43-44页 |
| 4.2.7 向量指令的硬件实现 | 第44-48页 |
| 4.3 本章小结 | 第48-49页 |
| 第五章 深度学习算法映射 | 第49-59页 |
| 5.1 算法映射方法 | 第49-55页 |
| 5.1.1 数据组织和划分 | 第49-52页 |
| 5.1.2 汇编语法 | 第52-55页 |
| 5.1.3 编译 | 第55页 |
| 5.2 RBM算法映射 | 第55-58页 |
| 5.2.1 数据组织和划分 | 第55-57页 |
| 5.2.2 算法翻译 | 第57-58页 |
| 5.3 本章小结 | 第58-59页 |
| 第六章 实现和性能分析 | 第59-65页 |
| 6.1 实验平台和开发环境 | 第59-60页 |
| 6.1.1 实验平台 | 第59-60页 |
| 6.1.2 开发环境 | 第60页 |
| 6.1.3 软件运行环境 | 第60页 |
| 6.2 综合实现 | 第60-61页 |
| 6.3 性能分析 | 第61-64页 |
| 6.3.1 SVP-DL性能估计方法 | 第61-62页 |
| 6.3.2 性能对比 | 第62-64页 |
| 6.4 本章小结 | 第64-65页 |
| 第七章 结束语 | 第65-67页 |
| 7.1 工作总结 | 第65页 |
| 7.2 研究展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 作者在学期间取得的学术成果 | 第72页 |
