一种用于PPAC探测器的多通道滤波成形ASIC芯片研制
| 致谢 | 第5-7页 |
| 摘要 | 第7-8页 |
| ABSTRACT | 第8-9页 |
| 第一章 绪论 | 第13-16页 |
| 1.1 兰州重离子加速器及次级束流线 | 第13页 |
| 1.2 PPAC探测及传统读出方法 | 第13-16页 |
| 第二章 物理实验中电子学信号的测量方法 | 第16-23页 |
| 2.1 常见的电子学读出方式 | 第16-19页 |
| 2.1.1 探测器的输出信号 | 第18页 |
| 2.1.2 电荷灵敏前置放大器 | 第18-19页 |
| 2.1.3 滤波成形电路 | 第19页 |
| 2.2 基于ASIC芯片的电子学 | 第19-23页 |
| 2.2.1 国外现状 | 第19-21页 |
| 2.2.2 国内现状 | 第21-23页 |
| 第三章 CMOS模拟集成电路设计技术 | 第23-32页 |
| 3.1 CMOS电路技术简介 | 第23-24页 |
| 3.2 CMOS电路的工作原理 | 第24-26页 |
| 3.3 模拟集成电路的设计方法 | 第26-32页 |
| 第四章 滤波成形ASIC芯片的原理设计 | 第32-59页 |
| 4.1 设计要求 | 第32页 |
| 4.2 结构分析与调研 | 第32页 |
| 4.3 极零相消电路设计 | 第32-46页 |
| 4.3.1 极零相消电路的原理 | 第32-33页 |
| 4.3.2 极零相消中电阻设计 | 第33-35页 |
| 4.3.3 电阻链的逻辑模块设计 | 第35-37页 |
| 4.3.4 极零相消级设计总结 | 第37-38页 |
| 4.3.5 低通滤波结构设计 | 第38页 |
| 4.3.6 准高斯成形 | 第38-39页 |
| 4.3.7 低通滤波的结构选择 | 第39-45页 |
| 4.3.8 宏模型仿真 | 第45-46页 |
| 4.4 基准电流源设计 | 第46-47页 |
| 4.5 主放大器设计 | 第47-54页 |
| 4.5.1 基本放大器的结构与设计方法 | 第48-49页 |
| 4.5.2 放大器结构及其推导 | 第49-51页 |
| 4.5.3 放大器相位补偿 | 第51页 |
| 4.5.4 放大器前仿真 | 第51-54页 |
| 4.6 Class AB缓冲输出放大器设计 | 第54-58页 |
| 4.6.1 Class AB放大器线性跨导环 | 第55-57页 |
| 4.6.2 Class AB放大器相位补偿 | 第57页 |
| 4.6.3 Class AB放大器的前仿真结果 | 第57-58页 |
| 4.7 整体电路仿真 | 第58-59页 |
| 第五章 滤波成形ASIC芯片的版图设计 | 第59-67页 |
| 5.1 模拟电路版图简介 | 第59页 |
| 5.2 模拟电路版图设计技术介绍 | 第59-60页 |
| 5.3 滤波成形芯片版图设计 | 第60-62页 |
| 5.4 滤波成形芯片版图提参分析 | 第62-64页 |
| 5.5 滤波成形芯片后仿真及改进 | 第64-67页 |
| 第六章 多通道滤波成形ASIC芯片的测试 | 第67-75页 |
| 6.1 滤波成形芯片的测试平台 | 第67-69页 |
| 6.2 滤波成形芯片的实验室性能测试 | 第69-73页 |
| 6.3 测试结果 | 第73-75页 |
| 第七章 总结与展望 | 第75-77页 |
| 7.1 总结 | 第75页 |
| 7.2 展望 | 第75-77页 |
| 参考文献 | 第77-82页 |
| 作者简历 | 第82-83页 |
| 发表文章 | 第83页 |
