HART通信控制器的研究与设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 项目简介 | 第10页 |
| 1.2 研究背景 | 第10-12页 |
| 1.2.1 HART协议简介 | 第10页 |
| 1.2.2 HART协议芯片简介 | 第10-12页 |
| 1.3 国内外发展现状 | 第12-13页 |
| 1.4 逆向分析后芯片整体设计 | 第13页 |
| 1.5 论文章节安排 | 第13-15页 |
| 第2章 数字电路深层次逆向分析操作流程 | 第15-25页 |
| 2.1 逆向分析介绍 | 第15-16页 |
| 2.1.1 逆向分析工作方法 | 第15-16页 |
| 2.1.2 逆向分析原则 | 第16页 |
| 2.2 逆向分析步骤及要求 | 第16页 |
| 2.3 Chip Logic电路提取 | 第16-20页 |
| 2.3.1 电源线和地线的判断 | 第17-18页 |
| 2.3.2 PAD点标注 | 第18页 |
| 2.3.3 判断工艺 | 第18页 |
| 2.3.4 器件单元识别 | 第18-19页 |
| 2.3.5 线网绘制 | 第19-20页 |
| 2.4 数字电路深层次逆向分析 | 第20-24页 |
| 2.4.1 初期整理 | 第20-24页 |
| 2.4.2 Verilog网表提取 | 第24页 |
| 2.4.3 代码编写 | 第24页 |
| 2.4.4 功能模块整理 | 第24页 |
| 2.5 本章小结 | 第24-25页 |
| 第3章 芯片公共电路分析与仿真验证 | 第25-37页 |
| 3.1 时钟电路 | 第25-28页 |
| 3.2 上电复位电路 | 第28-29页 |
| 3.3 带隙基准电路 | 第29-32页 |
| 3.4 电流源电路 | 第32-33页 |
| 3.5 数字部分上电复位电路 | 第33-34页 |
| 3.6 控制数字启动电路 | 第34-35页 |
| 3.7 电压跟随电路 | 第35-36页 |
| 3.8 本章小结 | 第36-37页 |
| 第4章 FSK信号调制电路分析 | 第37-48页 |
| 4.1 频率合成方法介绍 | 第37-38页 |
| 4.1.1 直接频率合成技术 | 第37-38页 |
| 4.1.2 锁相环频率合成技术 | 第38页 |
| 4.1.3 直接数字频率合成技术 | 第38页 |
| 4.2 FSK阶梯波产生算法及发送电路组成 | 第38-43页 |
| 4.2.1 阶梯波产生算法 | 第38-40页 |
| 4.2.2 阶梯波发送电路组成 | 第40-43页 |
| 4.3 温度码DAC设计 | 第43-46页 |
| 4.3.1 运算放大器设计 | 第43-44页 |
| 4.3.2 DAC电路设计 | 第44-45页 |
| 4.3.3 DAC性能指标评估 | 第45-46页 |
| 4.4 调制电路仿真验证 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 第5章 FSK信号解调电路分析 | 第48-58页 |
| 5.1 解调方法介绍 | 第48-50页 |
| 5.1.1 相干解调法 | 第48-49页 |
| 5.1.2 非相干解调法 | 第49页 |
| 5.1.3 过零检测法 | 第49-50页 |
| 5.1.4 自适应解调算法 | 第50页 |
| 5.2 FSK自适应解调算法和自适应解调电路组成 | 第50-52页 |
| 5.2.1 自适应解调算法 | 第50-51页 |
| 5.2.2 FSK自适应解调电路组成 | 第51-52页 |
| 5.3 逐次逼近ADC设计 | 第52-57页 |
| 5.3.1 比较器设计 | 第52-53页 |
| 5.3.2 逐次逼近ADC设计 | 第53-56页 |
| 5.3.3 ADC性能指标评估 | 第56-57页 |
| 5.4 解调电路仿真验证 | 第57页 |
| 5.5 本章小结 | 第57-58页 |
| 第6章 数模混合仿真验证及版图评估 | 第58-66页 |
| 6.1 调制状态测试 | 第58-59页 |
| 6.2 解调状态测试 | 第59-61页 |
| 6.3 混仿验证 | 第61-63页 |
| 6.4 版图评估 | 第63-64页 |
| 6.5 与原设计对比 | 第64页 |
| 6.6 本章小结 | 第64-66页 |
| 第7章 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 在学研究成果 | 第70-71页 |
| 致谢 | 第71页 |
