| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-20页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 高速ADC研究现状与发展趋势 | 第12-19页 |
| 1.2.1 非二进制SAR ADC | 第13-14页 |
| 1.2.2 二进制冗余电容 | 第14-15页 |
| 1.2.3 重新分配电容权重 | 第15-16页 |
| 1.2.4 Multi-bit/cycle技术 | 第16-17页 |
| 1.2.5 分段预量化技术 | 第17-19页 |
| 1.2.6 SAR逻辑优化技术 | 第19页 |
| 1.3 论文的主要工作和结构安排 | 第19-20页 |
| 第二章 逐次逼近式模数转换器概述 | 第20-41页 |
| 2.1 工作原理与系统结构 | 第20-24页 |
| 2.2 主要性能指标 | 第24-29页 |
| 2.2.1 静态性能指标 | 第24-27页 |
| 2.2.2 动态性能指标 | 第27-29页 |
| 2.2.3 ADC的优值（FoM） | 第29页 |
| 2.3 各组成模块及分析 | 第29-40页 |
| 2.3.1 采样模块 | 第29-35页 |
| 2.3.2 DAC模块 | 第35-39页 |
| 2.3.3 比较器 | 第39-40页 |
| 2.4 本章小结 | 第40-41页 |
| 第三章 基于改进型结构的高速低功耗SAR ADC设计 | 第41-61页 |
| 3.1 分段预量化-旁路电容阵列式DAC | 第41-43页 |
| 3.2 改进型分段预量化-旁路电容阵列式DAC | 第43-52页 |
| 3.2.1 采用改进型分段预量化-旁路技术SAR ADC工作原理 | 第43-45页 |
| 3.2.2 改进型分段预量化-旁路电容阵列式DAC优点分析 | 第45-52页 |
| 3.3 各部分电路原理图设计 | 第52-58页 |
| 3.3.1 采样电路 | 第52-55页 |
| 3.3.2 电容阵列式DAC | 第55页 |
| 3.3.3 比较器 | 第55-57页 |
| 3.3.4 SAR逻辑 | 第57-58页 |
| 3.4 前仿真性能分析 | 第58-59页 |
| 3.5 版图设计 | 第59页 |
| 3.6 后仿真性能分析 | 第59-60页 |
| 3.7 本章小结 | 第60-61页 |
| 第四章 芯片测试 | 第61-64页 |
| 4.1 测试平台 | 第61-62页 |
| 4.2 测试结果 | 第62-63页 |
| 4.3 本章小结 | 第63-64页 |
| 第五章 总结与展望 | 第64-66页 |
| 5.1 工作总结 | 第64页 |
| 5.2 展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间取得的成果 | 第71-72页 |
