基于FPGA的高帧频DMD驱动技术研究
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 引言 | 第10-15页 |
| ·研究的背景 | 第10页 |
| ·国内外研究现状 | 第10-12页 |
| ·课题研究的目的和意义 | 第12-13页 |
| ·系统方案 | 第13页 |
| ·论文的内容与结构 | 第13-15页 |
| 第2章 DMD 灰度调制选择 | 第15-19页 |
| ·基本结构 | 第15-16页 |
| ·工作原理 | 第16页 |
| ·DMD 灰度调制 | 第16-19页 |
| ·空间灰度调制 | 第17页 |
| ·时间灰度调制 | 第17-19页 |
| 第3章 DMD 显示帧频提高技术方案 | 第19-35页 |
| ·DMD 的工作方式 | 第19-26页 |
| ·DMD 数据的加载 | 第19-20页 |
| ·“Reset”操作 | 第20-22页 |
| ·DMD 块操作 | 第22-25页 |
| ·DMD 块数据清除—“Block Clear” | 第25-26页 |
| ·显示帧频分析 | 第26-30页 |
| ·串行工作方式下 DMD 显示帧频分析 | 第26-28页 |
| ·并行工作方式下 DMD 显示帧频分析 | 第28页 |
| ·限制 DMD 帧频进一步提高的因素 | 第28-30页 |
| ·进一步提高帧频技术方案 | 第30-35页 |
| ·改进技术方案 | 第30页 |
| ·补偿措施 | 第30-31页 |
| ·分块错位加载图像数据 | 第31-35页 |
| 第4章 实验平台搭建 | 第35-56页 |
| ·总体框架介绍 | 第35-39页 |
| ·USB2.0 设计 | 第39-45页 |
| ·固件程序设计 | 第39-41页 |
| ·上位机程序设计 | 第41-43页 |
| ·FPGA 异步读取程序设计 | 第43-45页 |
| ·DDR2 SDRAM 设计 | 第45-50页 |
| ·DDR2 SDRAM | 第45-46页 |
| ·基于 IP 核 DDR2 控制的设计 | 第46-50页 |
| ·MIG 生成与控制 | 第46-49页 |
| ·IP 核输入时钟设计 | 第49-50页 |
| ·DMD 控制 | 第50-56页 |
| ·硬件设计 | 第50-54页 |
| ·软件设计 | 第54-56页 |
| 第5章 实验与分析 | 第56-69页 |
| ·实验系统及结果 | 第56-59页 |
| ·帧频测试与分析 | 第59-63页 |
| ·硅光电池 | 第59-60页 |
| ·帧频测试 | 第60-63页 |
| ·照度测试与分析 | 第63-69页 |
| ·照度计 | 第63页 |
| ·照度测试 | 第63-69页 |
| 第6章 总结与展望 | 第69-71页 |
| ·总结 | 第69-70页 |
| ·展望 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第73页 |
