| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-25页 |
| ·课题研究背景 | 第12-17页 |
| ·Flash 存储器的简介 | 第12-14页 |
| ·基于 Flash 技术的存储卡概述 | 第14-15页 |
| ·SD 卡的发展 | 第15-17页 |
| ·国内外相关研究现状 | 第17-22页 |
| ·常用片上总线简介 | 第17-19页 |
| ·SD/TF 卡控制器的研究现状 | 第19-22页 |
| ·课题研究意义 | 第22-23页 |
| ·论文主要工作及章节安排 | 第23-25页 |
| 第二章 SD/TF 协议概述 | 第25-38页 |
| ·SD/TF 卡接口说明 | 第25-27页 |
| ·SD 卡工作模式 | 第27-28页 |
| ·SD 模式 | 第27页 |
| ·SPI 模式 | 第27-28页 |
| ·SD 卡操作模式 | 第28-31页 |
| ·卡识别模式 | 第29-30页 |
| ·数据传输模式 | 第30-31页 |
| ·SD 卡指令说明 | 第31-34页 |
| ·工作时序 | 第34-37页 |
| ·指令及响应时序 | 第35页 |
| ·读数据时序 | 第35-36页 |
| ·写数据时序 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 SD/TF 卡 HOST 控制器的设计 | 第38-74页 |
| ·SD/TF 卡 HOST 控制器整体设计方案 | 第38-41页 |
| ·AHB 接口模块设计 | 第41-48页 |
| ·AHB 接口模块的功能描述 | 第41-42页 |
| ·控制状态寄存器的设计 | 第42-46页 |
| ·AHB 接口模块的设计实现 | 第46-48页 |
| ·时钟管理模块设计 | 第48-50页 |
| ·时钟管理模块的功能描述 | 第48-49页 |
| ·时钟管理模块的设计实现 | 第49-50页 |
| ·命令模块设计 | 第50-55页 |
| ·命令模块的功能描述 | 第50-51页 |
| ·命令模块的设计实现 | 第51-54页 |
| ·命令状态机设计 | 第54-55页 |
| ·数据发送模块设计 | 第55-60页 |
| ·数据发送模块的功能描述 | 第55-56页 |
| ·数据发送模块的设计实现 | 第56-58页 |
| ·数据发送状态机设计 | 第58-60页 |
| ·数据接收模块设计 | 第60-63页 |
| ·数据接收模块的功能描述 | 第60页 |
| ·数据接收模块的设计实现 | 第60-62页 |
| ·数据接收状态机设计 | 第62-63页 |
| ·DMA 请求信号生成模块 | 第63-67页 |
| ·中断请求信号生成模块 | 第67-70页 |
| ·相关其他子模块 | 第70-73页 |
| ·并串转换与串并转换子模块 | 第70-72页 |
| ·循环冗余编码（CRC）检测子模块 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第四章 SD/TF 卡控制器验证及性能评估 | 第74-102页 |
| ·基于 BFM 的验证平台设计 | 第74-87页 |
| ·BFM 模型概述 | 第74-75页 |
| ·验证平台搭建 | 第75-76页 |
| ·AHB 接口功能模型 AHB_BFM 模块设计 | 第76-83页 |
| ·SD/TF 卡总线功能模型 SD_BFM 模块设计 | 第83-87页 |
| ·CHECK_OUT 模块设计 | 第87页 |
| ·基于 BFM 的功能验证 | 第87-96页 |
| ·AHB 侧接口验证 | 第88页 |
| ·时钟逻辑验证 | 第88-89页 |
| ·指令通道验证 | 第89-91页 |
| ·数据通道验证 | 第91-93页 |
| ·支持 SD3.0 协议功能验证 | 第93-94页 |
| ·DMA 请求验证 | 第94-95页 |
| ·中断请求验证 | 第95-96页 |
| ·CHECK_OUT 数据对比结果 | 第96页 |
| ·ASIC 逻辑综合及性能评估 | 第96-99页 |
| ·时序仿真与一致性验证 | 第99-100页 |
| ·本章小结 | 第100-102页 |
| 第五章 总结和展望 | 第102-104页 |
| 致谢 | 第104-106页 |
| 参考文献 | 第106-110页 |
| 作者在学期间取得的学术成果 | 第110页 |