数字存储示波器的优化设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-13页 |
| ·数字存储示波器技术以及发展现状 | 第10-11页 |
| ·选题的背景以及意义 | 第11-12页 |
| ·课题的目标以及论文的主要内容 | 第12-13页 |
| 第二章 数字存储示波器硬件系统总体设计原理 | 第13-17页 |
| ·系统的硬件整体结构 | 第13页 |
| ·系统的设计原理 | 第13-17页 |
| ·信号调理通道以及触发通道的设计原理 | 第13-15页 |
| ·信号采集与存储控制电路的设计原理 | 第15-16页 |
| ·波形显示与控制硬件电路的设计原理 | 第16-17页 |
| 第三章 信号调理通道及触发通道优化设计与实现 | 第17-29页 |
| ·信号调理通道电路的优化设计 | 第17-25页 |
| ·AC/DC耦合电路及阻抗变换电路的优化设计 | 第17-20页 |
| ·程控衰减电路的优化设计 | 第20-22页 |
| ·固定增益电路的优化设计 | 第22-25页 |
| ·触发通道电路的优化设计 | 第25-27页 |
| ·高速比较电路的优化设计 | 第25-27页 |
| ·小结 | 第27-29页 |
| 第四章 信号采集与存储控制电路的优化设计与实现 | 第29-51页 |
| ·信号采集存储与控制系统的整体结构 | 第29页 |
| ·信号采集与控制存储电路的优化设计 | 第29-34页 |
| ·信号采集与控制存储电路关键器件选型 | 第29-32页 |
| ·并行交替采样技术 | 第32-34页 |
| ·逻辑锁定以及Time Quest时序约束技术 | 第34页 |
| ·信号存储控制电路模块设计 | 第34-51页 |
| ·时钟电路模块设计 | 第35-37页 |
| ·采集控制模块设计 | 第37-40页 |
| ·数据校准模块设计 | 第40-42页 |
| ·数据存储模块设计 | 第42-45页 |
| ·DSP接口模块设计 | 第45-47页 |
| ·信号触发模块设计 | 第47-51页 |
| 第五章 系统调试与测试 | 第51-66页 |
| ·电源调试 | 第51-52页 |
| ·信号调理通道以及触发通道电路调试 | 第52-58页 |
| ·信号带宽调试 | 第52-55页 |
| ·阻抗匹配 | 第55页 |
| ·通道噪声 | 第55-58页 |
| ·信号采集与存储控制电路调试 | 第58-66页 |
| ·ADC的调试 | 第58-60页 |
| ·FPGA内部逻辑电路调试 | 第60-66页 |
| 第六章 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-69页 |
| 攻硕期间的研究成果 | 第69-70页 |