雷达信号调制方式识别的研究与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-14页 |
| ·研究背景 | 第11页 |
| ·课题国内外研究现状 | 第11-12页 |
| ·本文的主要工作 | 第12-14页 |
| 第2章 数字接收机的基础理论 | 第14-20页 |
| ·带通采样理论 | 第14-15页 |
| ·信号的正交变换 | 第15-17页 |
| ·数字混频正交变换 | 第15-16页 |
| ·基于多相滤波的正交变换 | 第16-17页 |
| ·相位差提取 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 信号频率测量及调制方式识别 | 第20-42页 |
| ·快速频率估计方法 | 第20-29页 |
| ·扩展 PRONY 频率估计方法 | 第20-22页 |
| ·基于 FFT 的测频方法 | 第22-24页 |
| ·窄带谱能量频率估计算法 | 第24-26页 |
| ·基于改进 Rife 的三点测频算法 | 第26-29页 |
| ·不同测频算法性能比较 | 第29页 |
| ·雷达信号脉内调制特征分析 | 第29-34页 |
| ·相位编码信号特征分析 | 第30-31页 |
| ·调频信号特征分析 | 第31-33页 |
| ·频率编码信号特征分析 | 第33-34页 |
| ·雷达信号脉内调制特征识别方法 | 第34-39页 |
| ·信号 3dB 带宽的测量方法 | 第35-36页 |
| ·相位编码信号识别方法 | 第36-38页 |
| ·调频信号识别方法 | 第38页 |
| ·频率编码信号的识别方法 | 第38-39页 |
| ·基于 FFT 的多信号分辨 | 第39-41页 |
| ·脉冲前沿多信号分辨 | 第39-40页 |
| ·脉内多信号分辨 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 数字接收机的硬件设计 | 第42-53页 |
| ·数字接收机硬件框图 | 第42-43页 |
| ·ADC 采样电路的设计 | 第43-47页 |
| ·ADC 芯片的选择 | 第43页 |
| ·ADC 供电电路设计 | 第43-45页 |
| ·信号调理电路设计 | 第45页 |
| ·ADC 时钟电路设计 | 第45-47页 |
| ·FPGA 电路设计 | 第47-49页 |
| ·FPGA 芯片的选择 | 第47-48页 |
| ·FPGA 供电电源设计 | 第48页 |
| ·FPGA 时钟和配置电路 | 第48-49页 |
| ·接口电路设计 | 第49-50页 |
| ·隔离缓冲电路设计 | 第49页 |
| ·高速 LVDS 数据传输接口 | 第49-50页 |
| ·DSP 部分电路设计 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第5章 数字接收机软件设计及性能测试 | 第53-76页 |
| ·软件部分结构框图 | 第53-54页 |
| ·ADC 控制部分软件设计 | 第54-55页 |
| ·时钟配置模块设计 | 第54页 |
| ·ADC 解串模块设计 | 第54-55页 |
| ·频率测量部分程序设计 | 第55-58页 |
| ·脉冲前沿短数据测频模块设计 | 第56-58页 |
| ·脉内信号测频模块和信号带宽软件设计 | 第58页 |
| ·信号类型识别模块软件设计 | 第58-62页 |
| ·基于时域累加的 PSK 信号参数估计 | 第59-62页 |
| ·基于时频分析的参数估计 | 第62页 |
| ·多信号判别部分程序设计 | 第62-64页 |
| ·前沿多信号判别 | 第62-64页 |
| ·脉内多信号判别 | 第64页 |
| ·LVDS 收发部分程序设计 | 第64-69页 |
| ·复位模块设计 | 第65页 |
| ·LVDS 数据发送模块设计 | 第65-66页 |
| ·LVDS 数据接收模块设计 | 第66-67页 |
| ·字节提取模块设计 | 第67-69页 |
| ·整体性能测试 | 第69-75页 |
| ·FPGA 资源消耗情况 | 第70-71页 |
| ·ADC 性能测试 | 第71-72页 |
| ·测频部分性能测试 | 第72页 |
| ·多信号分辨性能测试 | 第72-73页 |
| ·信号类型识别测试 | 第73-75页 |
| ·LVDS 传输时间测试 | 第75页 |
| ·本章小结 | 第75-76页 |
| 结论 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第82-83页 |
| 致谢 | 第83页 |
