| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题研究背景 | 第13页 |
| ·国内外研究现状 | 第13-14页 |
| ·声纳信号处理的发展 | 第14-16页 |
| ·本文研究内容 | 第16-17页 |
| 第二章 模块设计基本原理 | 第17-22页 |
| ·信号解调 | 第17-18页 |
| ·信号抽取 | 第18-19页 |
| ·波束形成 | 第19-21页 |
| ·小结 | 第21-22页 |
| 第三章 声纳水下接收处理模块总体设计 | 第22-28页 |
| ·模块基本结构 | 第22-23页 |
| ·模块设计与仿真 | 第23-26页 |
| ·48 通道采样设计 | 第23-24页 |
| ·抽取滤波器设计 | 第24-26页 |
| ·标准信号源仿真 | 第26页 |
| ·小结 | 第26-28页 |
| 第四章 模块硬件设计 | 第28-53页 |
| ·FPGA 概述 | 第28-29页 |
| ·信号处理单元 | 第29-36页 |
| ·FIR 滤波器 | 第29-31页 |
| ·波束形成加权叠加运算 | 第31-32页 |
| ·信号处理单元功能结构 | 第32-33页 |
| ·Xilinx Virtex-II Pro 系列FPGA | 第33-36页 |
| ·A/D 转换单元 | 第36-43页 |
| ·主要器件选择 | 第36-40页 |
| ·A/D 转换单元实现 | 第40-43页 |
| ·控制单元 | 第43-44页 |
| ·Xilinx XC9500 系列CPLD | 第43-44页 |
| ·控制单元硬件连接 | 第44页 |
| ·数据收发单元 | 第44-50页 |
| ·光纤收发器 | 第44-45页 |
| ·HOTLink 收发器 | 第45-48页 |
| ·FIFO 存储器 | 第48-49页 |
| ·收发通道连接 | 第49-50页 |
| ·时钟发生器 | 第50-51页 |
| ·PCB 设计 | 第51-52页 |
| ·小结 | 第52-53页 |
| 第五章 模块软件设计 | 第53-77页 |
| ·FPGA/CPLD 设计 | 第53-55页 |
| ·FPGA/CPLD 核心设计流程 | 第53-54页 |
| ·设计工具——Xilinx ISE | 第54页 |
| ·IP 核 | 第54-55页 |
| ·FPGA 功能子模块连接 | 第55-56页 |
| ·A/D 转换过程设计 | 第56-61页 |
| ·8 通道信号A/D 转换控制 | 第57-58页 |
| ·采样数据选择 | 第58-59页 |
| ·采样数据存储 | 第59-61页 |
| ·数据串行解调设计 | 第61-62页 |
| ·抽取滤波器设计 | 第62-68页 |
| ·单通道8 系数乘法累加器 | 第62-64页 |
| ·乘法累加器25 通道复用 | 第64-66页 |
| ·滤波与抽取实现 | 第66-68页 |
| ·波束形成运算 | 第68-71页 |
| ·波束数据光纤发送过程 | 第71-73页 |
| ·波束数据存储 | 第71-72页 |
| ·光纤发送控制 | 第72-73页 |
| ·CPLD 逻辑控制 | 第73-76页 |
| ·输出接口 | 第74页 |
| ·AGC 数据输入接口 | 第74-75页 |
| ·光纤接收控制 | 第75-76页 |
| ·小结 | 第76-77页 |
| 第六章 系统调试与分析 | 第77-88页 |
| ·在线逻辑分析仪CHIPSCOPE PRO | 第77页 |
| ·模块硬件测试 | 第77-78页 |
| ·模块功能调试 | 第78-85页 |
| ·FPGA/CPLD 配置测试 | 第78-79页 |
| ·A/D 转换测试 | 第79-81页 |
| ·FIR 滤波器测试 | 第81-82页 |
| ·波束形成测试 | 第82-84页 |
| ·光纤收发通道测试 | 第84-85页 |
| ·系统联调 | 第85-87页 |
| ·小结 | 第87-88页 |
| 第七章 总结与展望 | 第88-89页 |
| 参考文献 | 第89-91页 |
| 致谢 | 第91-92页 |
| 在学期间研究成果及发表的学术论文 | 第92-93页 |
| 附录 | 第93-97页 |