| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题研究的背景及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-13页 |
| ·本文研究的主要内容 | 第13-15页 |
| 第2章 基于混沌的流密码及硬件实现平台设计 | 第15-38页 |
| ·数字混沌系统的选取 | 第15-16页 |
| ·混沌加密算法的设计 | 第16-22页 |
| ·Logistic映射 | 第16-18页 |
| ·m序列和Logistic映射扰动系统参数 | 第18-21页 |
| ·混沌加密算法 | 第21-22页 |
| ·伪随机序列发生器的FPGA实现 | 第22-31页 |
| ·混沌加密系统的硬件实现 | 第31-37页 |
| ·硬件结构设计 | 第32-33页 |
| ·电源电路和配置电路的设计 | 第33-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 USB2.0通信模块的设计 | 第38-52页 |
| ·USB电路的硬件设计 | 第38-40页 |
| ·固件程序的设计 | 第40-43页 |
| ·驱动程序的设计 | 第43-46页 |
| ·EZ-USB的驱动程序 | 第43-44页 |
| ·EZ-Loader驱动程序的编写 | 第44-46页 |
| ·USB在Slave FIFO模式下与FPGA的数据传输平台设计 | 第46-51页 |
| ·EZ-USB FX2的Slave FIFO模式 | 第46页 |
| ·Slave FIFO模式下的读写测试 | 第46-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 DDR SDRAM的控制器设计 | 第52-78页 |
| ·DDR SDRAM的硬件电路设计 | 第52-54页 |
| ·DDR SDRAM存储器的基本结构 | 第54-57页 |
| ·DDR SDRAM的接口 | 第54-56页 |
| ·DDR SDRAM的命令 | 第56-57页 |
| ·DDR SDRAM的模式寄存器配置 | 第57-61页 |
| ·DDR SDRAM模式寄存器配置 | 第57-60页 |
| ·DDR SDRAM扩展模式寄存器配置 | 第60-61页 |
| ·DDR SDRAM的初始化 | 第61-62页 |
| ·DDR SDRAM控制器状态机 | 第62-65页 |
| ·DDR SDRAM控制器模块 | 第65-77页 |
| ·地址译码模块 | 第67-68页 |
| ·时钟产生模块 | 第68-70页 |
| ·数据通路模块 | 第70-72页 |
| ·控制逻辑模块 | 第72-74页 |
| ·计数功能模块 | 第74-75页 |
| ·DDR SDRAM控制器的读写仿真验证 | 第75-77页 |
| ·本章小结 | 第77-78页 |
| 第5章 混沌加密系统的FPGA实现 | 第78-84页 |
| ·异步时钟域数据交换 | 第78-80页 |
| ·混沌加密系统的实现 | 第80-83页 |
| ·本章小结 | 第83-84页 |
| 结论 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 攻读硕士学位期间公开发表论文 | 第88-89页 |
| 致谢 | 第89页 |