基于dsp的两级cache低功耗研究与实现

摘要	第1-5页
ABSTRACT	第5-9页
第1章 引言	第9-13页
·DSP概述	第9-10页
·DSP片内存储结构	第10-11页
·课题来源及研究意义	第11页
·本文所做的工作	第11页
·论文的组织结构	第11-13页
第2章 FH_GPU的架构和高速缓存的关键技术	第13-20页
·FH_GPU的框架	第13-14页
·高速缓存的关键技术	第14-20页
·映射策略	第14-16页
·替换策略	第16-17页
·Cache的写策略	第17页
·Cache的性能分析	第17-20页
第3章 两级CACHE的设计与实现	第20-43页
·L1P模块的设计与实现	第20-25页
·L1P Controller模块	第21-23页
·L1P Tag模块	第23页
·L1P Cache RAM模块	第23-24页
·流程图与状态机图	第24-25页
·L1D模块的设计与实现	第25-34页
·L1D Controller模块	第26-32页
·L1D Tag模块	第32-33页
·L1D Cache RAM模块	第33-34页
·L2模块设计与实现	第34-43页
·L2 Cache/SRAM	第35-36页
·伪LRU算法	第36-37页
·Snoop侦听	第37页
·L2处理请求的优先级	第37-38页
·L2处理Write buffer的下刷数据请求	第38-39页
·L2处理L1P/L1D的读miss请求	第39-41页
·L2处理EDMA的读写访问	第41-43页
第4章 低功耗的研究与设计	第43-49页
·低功耗研究的意义	第43-44页
·研究现状	第44-47页
·两级Cache的低功耗研究与设计	第47-49页
·基于伪LRU和Valid位的组预测算法	第47-48页
·基于时间戳监控的可重构算法	第48-49页
第5章 功能和低功耗的仿真验证	第49-58页
·两级Cache功能的仿真与验证	第49-57页
·L1P功能仿真验证	第49-52页
·L1D功能仿真验证	第52-54页
·L2功能仿真验证	第54-57页
·低功耗的验证	第57-58页
第6章 总结与展望	第58-60页
·总结	第58-59页
·展望	第59-60页
致谢	第60-61页
参考文献	第61-63页