| 摘要 | 第1-6页 |
| Abstract | 第6-14页 |
| 第1章 绪论 | 第14-34页 |
| ·课题背景 | 第14-15页 |
| ·VLSI的高层综合设计 | 第15-19页 |
| ·VLSI的低功耗技术研究 | 第19-25页 |
| ·CMOS电路的功耗组成 | 第19-20页 |
| ·CMOS电路的功耗计算 | 第20页 |
| ·低功耗设计技术 | 第20-25页 |
| ·研究现状分析 | 第25-32页 |
| ·时间约束下的调度 | 第26-28页 |
| ·资源约束下的调度 | 第28-29页 |
| ·其他调度算法 | 第29-30页 |
| ·基于多电压的低功耗高层综合设计 | 第30-31页 |
| ·NoC（Network-on-chip）体系结构 | 第31-32页 |
| ·本文主要研究内容及结构 | 第32-34页 |
| 第2章 调度划区统一的多电压下物理布局 | 第34-49页 |
| ·引言 | 第34-35页 |
| ·基于多电压调度的相关工作 | 第35-36页 |
| ·布局问题的提出 | 第36-37页 |
| ·调度划区的统一 | 第37-44页 |
| ·组合最优化问题 | 第38-39页 |
| ·调度和划区中的基本概念 | 第39页 |
| ·调度和划区中的问题阐述 | 第39-40页 |
| ·优化算法描述 | 第40-44页 |
| ·实验数据及分析 | 第44-48页 |
| ·本章小结 | 第48-49页 |
| 第3章 多电压及时钟频率统一的调度 | 第49-66页 |
| ·引言 | 第49-50页 |
| ·动态时钟设计的相关工作 | 第50-52页 |
| ·问题的提出 | 第52-53页 |
| ·多电压与时钟频率的统一调度 | 第53-58页 |
| ·处理器模型 | 第53-54页 |
| ·延迟模型 | 第54页 |
| ·能量模型 | 第54-55页 |
| ·问题阐述 | 第55页 |
| ·基于Gain大小搜索的调度 | 第55-58页 |
| ·实验环境--CDFG工具包 | 第58-64页 |
| ·CDFG生成器 | 第60-61页 |
| ·CDFG到C（VHDL）的转换器 | 第61页 |
| ·CDFG剖析器 | 第61-62页 |
| ·CDFG阅读器 | 第62-64页 |
| ·实验结果及分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第4章 基于多电压下的互连 | 第66-81页 |
| ·引言 | 第66-67页 |
| ·互连功耗的相关研究工作 | 第67-68页 |
| ·基于多电压下的互连 | 第68-76页 |
| ·调度算法 | 第68-69页 |
| ·操作模块的互连 | 第69-76页 |
| ·基于多电压下互连的实验及结果分析 | 第76-80页 |
| ·模拟数据的产生 | 第77-78页 |
| ·自身翻转代价的计算 | 第78页 |
| ·耦合翻转代价的计算 | 第78-79页 |
| ·最优绑定方案的确定 | 第79页 |
| ·位线安排 | 第79-80页 |
| ·本章小结 | 第80-81页 |
| 第5章 片上网络的优化研究 | 第81-101页 |
| ·引言 | 第81-82页 |
| ·相关工作 | 第82-84页 |
| ·一种新的NoC拓扑结构--Spidernet | 第84-100页 |
| ·基本概念 | 第85页 |
| ·蜘蛛网结构性能分析 | 第85-88页 |
| ·性能比较结果 | 第88-91页 |
| ·NoC中的布局 | 第91-98页 |
| ·NoC中的映射 | 第98-100页 |
| ·本章小结 | 第100-101页 |
| 结论 | 第101-103页 |
| 参考文献 | 第103-112页 |
| 攻读博士学位期间发表的学术论文 | 第112-115页 |
| 致谢 | 第115-116页 |
| 个人简历 | 第116页 |