嵌入式SoC可调试设计的研究
| 摘要 | 第1-3页 |
| Abstract | 第3-4页 |
| 目录 | 第4-6页 |
| 第一章 绪论 | 第6-17页 |
| ·可调试设计综述 | 第6-16页 |
| ·可调试设计的概念 | 第6-9页 |
| ·可调试设计的原理 | 第9-14页 |
| ·RISC32E处理器IP核 | 第14-16页 |
| ·本文主要研究工作和内容安排 | 第16-17页 |
| 第二章 RISC32E可调试接口的设计 | 第17-49页 |
| ·RISC32E在片调试方案设计原理 | 第17-21页 |
| ·与MIPS EJTAG兼容 | 第17-18页 |
| ·调试方案对可观察性的支持 | 第18-19页 |
| ·调试方案对可控制性的支持 | 第19页 |
| ·调试方案的低侵入性 | 第19-21页 |
| ·RISC32E在片调试方案详细设计 | 第21-46页 |
| ·RISC32E的EJTAG调试接口框架 | 第21-23页 |
| ·RISC32E核的调试扩展 | 第23-27页 |
| ·单步调试的实现 | 第27-28页 |
| ·调试控制寄存器(DCR)的设计 | 第28-29页 |
| ·硬件断点单元(HBU)的设计实现 | 第29-35页 |
| ·调试通信接口TAP部分的设计 | 第35-44页 |
| ·核访问调试空间的接口设计 | 第44-46页 |
| ·调试接口的验证 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第三章 RISC32E软件调试器的设计 | 第49-60页 |
| ·软件调试器概述 | 第49页 |
| ·调试器的设计 | 第49-58页 |
| ·JTAG调试器的结构 | 第49-58页 |
| ·实验结果 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 多核调试的初步研究 | 第60-73页 |
| ·多核调试介绍 | 第60-61页 |
| ·可借鉴的工作 | 第61-67页 |
| ·菊花链互连方式 | 第61-62页 |
| ·增加TAP连接模块的方案 | 第62-63页 |
| ·并行的TAP控制器访问的方案 | 第63-64页 |
| ·增加BYPASS译码的方案 | 第64-66页 |
| ·与单核调试软件兼容的一种方案 | 第66-67页 |
| ·支持多种模式的多核调试方案 | 第67-72页 |
| ·多核调试方案的软硬件框架 | 第68-69页 |
| ·芯片级TAP的设计 | 第69-72页 |
| ·本章小结 | 第72-73页 |
| 总结与展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 作者攻读硕士期间参加的工作 | 第77页 |
| 作者攻读硕士期间论文发表情况 | 第77-78页 |
| 致谢 | 第78页 |
