| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·研究动态及现状 | 第9-10页 |
| ·Pipelined ADC校正技术的研究和发展 | 第10-13页 |
| ·论文结构安排 | 第13-14页 |
| 第二章 Pipelined ADC基本原理 | 第14-27页 |
| ·ADC的基本原理 | 第14-15页 |
| ·ADC静态指标和动态指标 | 第15-20页 |
| ·静态指标 | 第15-18页 |
| ·动态指标 | 第18-20页 |
| ·Pipelined ADC的基本原理 | 第20-24页 |
| ·Pipelined ADC的设计思想 | 第20-21页 |
| ·MDAC的工作原理 | 第21-24页 |
| ·冗余位校正的基本原理 | 第24-27页 |
| 第三章 Pipelined ADC的传统误差和"记忆效应"的来源 | 第27-42页 |
| ·Pipelined ADC非理想因素导致的误差 | 第27-31页 |
| ·MDAC残差运放的增益误差 | 第27-28页 |
| ·电容失配 | 第28-29页 |
| ·运放非线性 | 第29-30页 |
| ·比较器的失调 | 第30-31页 |
| ·Sub DAC的误差 | 第31页 |
| ·"记忆效应"的来源 | 第31-42页 |
| ·电容介质充放电不完全效应 | 第31-33页 |
| ·电容不完全置位效应 | 第33-35页 |
| ·运放有限增益效应 | 第35-37页 |
| ·运放共享效应 | 第37页 |
| ·"记忆效应"对12位流水线ADC的影响 | 第37-42页 |
| 第四章 Pipelined ADC"记忆效应"误差的数字后台校正 | 第42-68页 |
| ·ADC中模拟电路遇到的挑战 | 第42-44页 |
| ·基于FIR滤波器的"记忆效应"数字校正算法 | 第44-46页 |
| ·基于逐次逼近的"记忆效应"数字校正算法 | 第46-63页 |
| ·对"记忆效应"的频域分析和建模 | 第46-53页 |
| ·基于逐次逼近算法的增益误差数字校正 | 第53-56页 |
| ·基于逐次逼近算法的"记忆效应"数字校正 | 第56-63页 |
| ·数字后台校正参数精度的影响 | 第63-68页 |
| ·ADC_(BE)精度的影响 | 第63-65页 |
| ·累加器对校正系数收敛的影响 | 第65-66页 |
| ·校正系数位宽对结果的影响 | 第66-68页 |
| 第五章 数字后台校正算法相关电路设计 | 第68-74页 |
| ·伪随机码产生器的设计 | 第68-69页 |
| ·ADC_(BE)输出模块 | 第69-71页 |
| ·累加器模块 | 第71页 |
| ·乘法器 | 第71-74页 |
| 第六章 结论和展望 | 第74-76页 |
| ·结论 | 第74-75页 |
| ·展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻硕期间取得的研究成果 | 第80页 |