摘要 | 第1-5页 |
Abstract | 第5-19页 |
第1章 绪论 | 第19-23页 |
·研究目的 | 第19-21页 |
·论文结构 | 第21-23页 |
第2章 并行采样理论基础 | 第23-45页 |
·经典采样原理 | 第23-32页 |
·采样原理的历史回顾 | 第23-26页 |
·均匀采样的基本原理 | 第26-29页 |
·均匀采样的时域表示 | 第26页 |
·均匀采样的Shannon-Nyquist定理 | 第26-28页 |
·均匀采样的频域表示 | 第28-29页 |
·模拟信号的重构 | 第29-32页 |
·理想重构 | 第29-30页 |
·零阶采样保持重构 | 第30-32页 |
·采样技术 | 第32-40页 |
·采样技术基础 | 第32-34页 |
·过采样技术 | 第34-35页 |
·欠采样技术 | 第35-37页 |
·正交采样技术 | 第37-40页 |
·多速率(Multirate)信号处理 | 第40-45页 |
·多速率的基本操作 | 第40-42页 |
·Noble恒等式 | 第42-43页 |
·多相实现结构 | 第43-45页 |
第3章 采样原理的推广 | 第45-71页 |
·Shannon采样定理的推广 | 第45-47页 |
·推广的Shannon采样定理 | 第45-46页 |
·分块采样 | 第46-47页 |
·逼近空间 | 第47页 |
·Lagrange插值与采样定理 | 第47-53页 |
·Lagrange(多项式)插值 | 第47-52页 |
·从Lagrange插值到Shannon采样定理 | 第52-53页 |
·Papoulis广义采样 | 第53-59页 |
·信号的调理采样 | 第53-55页 |
·Papoulis广义采样展开式 | 第55-59页 |
·多尺度采样与插值 | 第59-71页 |
·多尺度采样 | 第59-62页 |
·多分辨率逼近 | 第59-60页 |
·多尺度采样(逼近) | 第60-62页 |
·多尺度插值 | 第62-64页 |
·插值和采样定理 | 第62-63页 |
·基于双正交基的采样 | 第63-64页 |
·样条函数的多尺度采样 | 第64-71页 |
·B样条函数 | 第64-66页 |
·样条函数采样 | 第66-68页 |
·基于双正交基的样条采样 | 第68-71页 |
第4章 并行采样ADC原理 | 第71-103页 |
·多通道并行采样 | 第71-77页 |
·多通道并行采样原理 | 第71-73页 |
·完美重构滤波器组的设计 | 第73-77页 |
·重构滤波器组的频谱响应 | 第73-75页 |
·冲激响应与Papoulis广义采样 | 第75-77页 |
·周期非均匀采样 | 第77-82页 |
·周期非均匀采样的完美重构 | 第77-79页 |
·周期非均匀采样的Shannon采样退化 | 第79-82页 |
·多阶微分采样 | 第82-95页 |
·一般的Hermite插值 | 第82-83页 |
·从Hermite插值到多阶微分采样原理 | 第83-89页 |
·多阶微分采样原理 | 第89-91页 |
·多阶微分采样ADC系统 | 第91-95页 |
·混合滤波器组型ADC | 第95-103页 |
·基于混合滤波器组的ADC系统原理 | 第95-97页 |
·混合滤波器组型ADC系统的实现 | 第97-100页 |
·两通道模拟分解滤波器组的设计 | 第97-99页 |
·多通道混合滤波器组ADC系统的实现 | 第99-100页 |
·仿真结果及其分析 | 第100-103页 |
第5章 并行交替型ADC系统 | 第103-113页 |
·并行交替型ADC系统介绍 | 第103-104页 |
·并行交替型ADC系统通道失配误差的建模 | 第104-106页 |
·通道失配误差的分析与度量 | 第106-110页 |
·时间相位误差 | 第107-108页 |
·增益误差 | 第108-109页 |
·偏置误差 | 第109页 |
·三种失配误差 | 第109-110页 |
·通道失配误差的仿真结果及其分析 | 第110页 |
·对时钟抖动和量化噪声的分析 | 第110-113页 |
第6章 数字后处理算法 | 第113-143页 |
·失配误差的修正与估算 | 第113-119页 |
·通道间失配误差的修正 | 第113-114页 |
·通道间失配误差的估算 | 第114-119页 |
·盲适应的估算方法 | 第114-116页 |
·基于拟合的估算方法 | 第116-119页 |
·失配误差修正的数字后处理算法 | 第119-143页 |
·基于插值的修正方法 | 第119-125页 |
·基于插值周期非均匀采样信号的重构 | 第119-122页 |
·对均匀采样信号的重构 | 第122-124页 |
·仿真结果与分析 | 第124-125页 |
·基于分数延迟滤波器的修正方法 | 第125-132页 |
·修正算法的理论基础 | 第125-126页 |
·无失真重构系统的实现 | 第126-129页 |
·仿真结果及其分析 | 第129-132页 |
·基于完美重构的修正方法 | 第132-143页 |
·基于完美重构的修正原理 | 第132-134页 |
·数字重构滤波器组的设计 | 第134-136页 |
·重构滤波器组的优化与并行实现结构 | 第136-138页 |
·频率相关的修正方法 | 第138-140页 |
·设计算例与仿真结果 | 第140-143页 |
第7章 14bit 320Msps TIADC系统设计实现 | 第143-169页 |
·设计目标与技术难点 | 第143-144页 |
·设计目标 | 第143页 |
·技术难点 | 第143-144页 |
·并行交替ADC系统设计 | 第144-149页 |
·系统的设计框图 | 第144-145页 |
·系统各部分的设计 | 第145-149页 |
·模拟输入信号的拆分与引入 | 第145-146页 |
·高精度多相时钟的设计 | 第146-147页 |
·数字后处理的设计与实现 | 第147页 |
·多通道的ADC布板的考虑 | 第147-149页 |
·高精确多相时钟的产生 | 第149-158页 |
·多相时钟对并行ADC的影响 | 第149-152页 |
·时钟抖动对ADC SNR的影响 | 第150-151页 |
·相位噪声与等效时钟抖动的转换 | 第151-152页 |
·高精度多相时钟电路设计与实现 | 第152-158页 |
·时钟源的考虑 | 第153页 |
·时钟芯片AD9510介绍 | 第153-155页 |
·锁相与时钟分配的设计 | 第155-156页 |
·环路滤波的设计 | 第156-158页 |
·并行交替ADC系统的测试 | 第158-169页 |
·并行交替ADC系统的硬件测试平台 | 第158页 |
·通道间失配误差的估算 | 第158-162页 |
·通道失配误差的修正 | 第162-165页 |
·多相时钟的测试 | 第165-169页 |
·时钟相位偏差的测量 | 第165-166页 |
·时钟抖动的测量 | 第166-169页 |
第8章 8bit 4Gsps并行交替ADC系统 | 第169-195页 |
·设计目标与技术难点 | 第169-170页 |
·设计目标 | 第169页 |
·技术难点 | 第169-170页 |
·系统设计与实现 | 第170-176页 |
·系统设计框图 | 第170页 |
·ADC AT84AD001介绍 | 第170-173页 |
·AT84AD001的主要特点 | 第170-171页 |
·AT84AD001的三线串行接口 | 第171页 |
·AT84AD001的工作模式 | 第171-173页 |
·模拟信号的拆分与引入 | 第173-175页 |
·多相时钟的设计 | 第175-176页 |
·FPGA逻辑设计 | 第176页 |
·高速LVDS数据的接收 | 第176-184页 |
·LVDS技术介绍 | 第176-180页 |
·LVDS的基本工作原理 | 第177页 |
·LVDS的主要技术特点 | 第177-178页 |
·LVDS系统的设计 | 第178-180页 |
·Cyclone Ⅱ对LVDS的支持 | 第180-181页 |
·基于Cyclone Ⅱ高速LVDS数据的接收 | 第181-184页 |
·USB接口设计 | 第184-188页 |
·硬件设计 | 第184-186页 |
·接口电路设计 | 第184-186页 |
·FPGA端的USB模块设计 | 第186页 |
·软件设计 | 第186-188页 |
·固件设计 | 第186-187页 |
·设备驱动程序设计 | 第187页 |
·应用程序设计 | 第187-188页 |
·4Gsps并行交替ADC系统测试 | 第188-195页 |
·系统的硬件测试平台 | 第188-189页 |
·对正弦波的测试 | 第189-193页 |
·对窄脉冲的测试 | 第193-195页 |
第9章 总结 | 第195-199页 |
·研究总结 | 第195-196页 |
·进一步的工作 | 第196-199页 |
参考文献 | 第199-209页 |
附录A 并行交替ADC系统附图 | 第209-213页 |
致谢 | 第213-215页 |
攻读学位期间发表的学术论文 | 第215页 |